JPH1063843A - 画像データの最大値・最小値検出回路 - Google Patents
画像データの最大値・最小値検出回路Info
- Publication number
- JPH1063843A JPH1063843A JP8214725A JP21472596A JPH1063843A JP H1063843 A JPH1063843 A JP H1063843A JP 8214725 A JP8214725 A JP 8214725A JP 21472596 A JP21472596 A JP 21472596A JP H1063843 A JPH1063843 A JP H1063843A
- Authority
- JP
- Japan
- Prior art keywords
- address
- minimum value
- value
- image data
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 画像データの最大値、最大値アドレスと最小
値、最小値アドレスを短時間に検出する。 【解決手段】 入力した画像データＳ5 は最大値レジス
タ４に保持されている最大値Ｓ6 と最大値用比較回路５
で比較され、最大値Ｓ6 より大きければ、出力信号Ｓ7
がロウレベルになることにより、アンドゲート７よりク
ロックＳ9 が最大値レジスタ４に供給され、画像データ
Ｓ5 が最大値レジスタ４に保持される。また、出力信号
Ｓ8 がハイレベルとなって最大値アドレスカウンタ８に
＃０がロードされ、最大値アドレスレジスタ１０のアド
レス＃０に、アドレスカウンタ３の出力信号Ｓ4 が示す
アドレス（最大値アドレス）が保持される。同様にし
て、最小値レジスタ１１には画像データの最小値Ｓ14、
最小値アドレスレジスタ１７には最小値アドレスＳ21が
保持される。
値、最小値アドレスを短時間に検出する。 【解決手段】 入力した画像データＳ5 は最大値レジス
タ４に保持されている最大値Ｓ6 と最大値用比較回路５
で比較され、最大値Ｓ6 より大きければ、出力信号Ｓ7
がロウレベルになることにより、アンドゲート７よりク
ロックＳ9 が最大値レジスタ４に供給され、画像データ
Ｓ5 が最大値レジスタ４に保持される。また、出力信号
Ｓ8 がハイレベルとなって最大値アドレスカウンタ８に
＃０がロードされ、最大値アドレスレジスタ１０のアド
レス＃０に、アドレスカウンタ３の出力信号Ｓ4 が示す
アドレス（最大値アドレス）が保持される。同様にし
て、最小値レジスタ１１には画像データの最小値Ｓ14、
最小値アドレスレジスタ１７には最小値アドレスＳ21が
保持される。
Description
【０００１】
【発明の属する技術分野】本発明は、画像データの最大
値およびそのアドレスと最小値およびそのアドレスを検
出する、画像データの最大値・最小値検出回路に関す
る。
値およびそのアドレスと最小値およびそのアドレスを検
出する、画像データの最大値・最小値検出回路に関す
る。
【０００２】
【従来の技術】従来、画像データの最大値とそのアドレ
ス、最小値とそのアドレスの検出はソフトウエアにより
行なわれていた。
ス、最小値とそのアドレスの検出はソフトウエアにより
行なわれていた。
【０００３】図３はその検出動作の概略を示す流れ図で
ある。最大値の検出、最大値アドレスの検出、最小値の
検出、最小値アドレスの検出が順次行なわれる。
ある。最大値の検出、最大値アドレスの検出、最小値の
検出、最小値アドレスの検出が順次行なわれる。
【０００４】
【発明が解決しようとする課題】上述した従来技術で
は、ソフトウエアにより、最大値の検出、最大値アドレ
スの検出、最小値の検出、最小値アドレスの検出を順次
行なっていたため、検出に時間がかかるという問題点が
あった。
は、ソフトウエアにより、最大値の検出、最大値アドレ
スの検出、最小値の検出、最小値アドレスの検出を順次
行なっていたため、検出に時間がかかるという問題点が
あった。
【０００５】本発明の目的は、画像データの最大値、最
大値アドレス、最小値、最小値アドレスの検出を短時間
に行なう、画像データの最大値・最小値検出回路を提供
することにある。
大値アドレス、最小値、最小値アドレスの検出を短時間
に行なう、画像データの最大値・最小値検出回路を提供
することにある。
【０００６】
【課題を解決するための手段】本発明の画像データの最
大値・最小値検出回路は、検出動作開始時に入力される
１パルスのスタート信号によりクリヤされて、１周期が
画像データ１画素分の基本クロックをカウントするアド
レスカウンタと、検出動作開始時、初期値としてそれぞ
れ考えられる最小値以下の値、最大値以上の値が設定さ
れ、以後フレームメモリから出力された１画素の画像デ
ータを基本クロックにより保持する最大値レジスタおよ
び最小値レジスタと、前記画像データを前記最大値レジ
スタに保持されている最大値と比較し、前記画像データ
≧前記最大値のとき第１の出力信号をアクティブにし、
前記画像データ＞前記最大値のとき第２の出力信号をア
クティブにする最大値用比較回路と、前記画像データを
前記最小値レジスタに保持されている最小値と比較し、
前記画像データ≦前記最小値のとき第１の出力信号をア
クティブにし、前記画像データ＜前記最小値のとき第２
の出力信号をアクティブにする最小値用比較回路と、そ
れぞれ前記最大値用比較回路、前記最小値用比較回路の
第２の出力信号を前記基本クロックによりラッチする第
１、第２のフリップフロップと、それぞれ前記最大値用
比較回路、前記最小値用比較回路の第１の出力信号がア
クティブのとき、前記基本クロックを前記最大値レジス
タ、前記最小値レジスタに出力する第１、第２のゲート
回路と、検出動作開始時および第１のフリップフロップ
の出力信号が前記最大値用比較回路の第２の出力信号が
アクティブであることを示しているときクリヤされ、そ
れ以外のとき第１のゲート回路から前記基本クロックが
出力される毎に＋１インクリメント動作する最大値アド
レス用カウンタと、検出動作開始時および第２のフリッ
プフロップの出力信号が前記最小値用比較回路の第２の
出力信号がアクティブであることを示しているときクリ
ヤされ、それ以外のとき第２のゲート回路から前記基本
クロックが出力される毎に＋１インクリメント動作する
最小値アドレス用カウンタと、第１のゲート回路から出
力された基本クロックの反転信号を書込みイネーブル信
号として、前記アドレスカウンタから出力されたアドレ
スを前記最大値アドレス用カウンタの出力が示すアドレ
スに保持する最大値アドレスレジスタと、第２のゲート
回路から出力された基本クロックの反転信号を書込みイ
ネーブル信号として、前記アドレスカウンタから出力さ
れたアドレスを前記最小値アドレス用カウンタの出力が
示すアドレスに保持する最小値アドレスレジスタとを有
する。
大値・最小値検出回路は、検出動作開始時に入力される
１パルスのスタート信号によりクリヤされて、１周期が
画像データ１画素分の基本クロックをカウントするアド
レスカウンタと、検出動作開始時、初期値としてそれぞ
れ考えられる最小値以下の値、最大値以上の値が設定さ
れ、以後フレームメモリから出力された１画素の画像デ
ータを基本クロックにより保持する最大値レジスタおよ
び最小値レジスタと、前記画像データを前記最大値レジ
スタに保持されている最大値と比較し、前記画像データ
≧前記最大値のとき第１の出力信号をアクティブにし、
前記画像データ＞前記最大値のとき第２の出力信号をア
クティブにする最大値用比較回路と、前記画像データを
前記最小値レジスタに保持されている最小値と比較し、
前記画像データ≦前記最小値のとき第１の出力信号をア
クティブにし、前記画像データ＜前記最小値のとき第２
の出力信号をアクティブにする最小値用比較回路と、そ
れぞれ前記最大値用比較回路、前記最小値用比較回路の
第２の出力信号を前記基本クロックによりラッチする第
１、第２のフリップフロップと、それぞれ前記最大値用
比較回路、前記最小値用比較回路の第１の出力信号がア
クティブのとき、前記基本クロックを前記最大値レジス
タ、前記最小値レジスタに出力する第１、第２のゲート
回路と、検出動作開始時および第１のフリップフロップ
の出力信号が前記最大値用比較回路の第２の出力信号が
アクティブであることを示しているときクリヤされ、そ
れ以外のとき第１のゲート回路から前記基本クロックが
出力される毎に＋１インクリメント動作する最大値アド
レス用カウンタと、検出動作開始時および第２のフリッ
プフロップの出力信号が前記最小値用比較回路の第２の
出力信号がアクティブであることを示しているときクリ
ヤされ、それ以外のとき第２のゲート回路から前記基本
クロックが出力される毎に＋１インクリメント動作する
最小値アドレス用カウンタと、第１のゲート回路から出
力された基本クロックの反転信号を書込みイネーブル信
号として、前記アドレスカウンタから出力されたアドレ
スを前記最大値アドレス用カウンタの出力が示すアドレ
スに保持する最大値アドレスレジスタと、第２のゲート
回路から出力された基本クロックの反転信号を書込みイ
ネーブル信号として、前記アドレスカウンタから出力さ
れたアドレスを前記最小値アドレス用カウンタの出力が
示すアドレスに保持する最小値アドレスレジスタとを有
する。
【０００７】本発明は、画像データの最大値、最大値ア
ドレス、最小値、最小値アドレスの検出をファームウエ
ア化するとともに、最大値、最大値アドレスの検出と最
小値、最小値アドレスの検出を並列に行なって、画像処
理時間の短縮を図ったものである。また、本発明では、
最大値、最小値が複数あっても、それらの複数のアドレ
スを検出するようにしたものである。
ドレス、最小値、最小値アドレスの検出をファームウエ
ア化するとともに、最大値、最大値アドレスの検出と最
小値、最小値アドレスの検出を並列に行なって、画像処
理時間の短縮を図ったものである。また、本発明では、
最大値、最小値が複数あっても、それらの複数のアドレ
スを検出するようにしたものである。
【０００８】なお、本発明の画像データの最大値・最小
値検出回路は次のような使い方もできる。 １）ある画像データをあるリミット値でスライスし、そ
のスライスされた画像を本回路で処理することにより、
あるリミット値以上の画素欠陥のアドレスを検出でき
る。例えば画素データが＃１５０、＃１２５、＃１６
０、＃１１０、＃１３０で、それらのアドレスがそれぞ
れ＃０、＃１、＃２、＃３、＃４であったとし、＃１２
０以上の画素データを画素欠陥とした場合、これら画素
データを＃１２０でスライスし、＃１５０、＃１２５、
＃１６０、＃１３０の画素データを全て＃１２０として
最大値と最大値アドレスの検出を行なうと、最大値＃１
２０と、最大値アドレス（画素欠陥アドレス）＃０、＃
１、＃２、＃４が求められる。 ２）画素欠陥のために２値化した画像データ（“１”を
欠陥有り、“０”を欠陥なし）を本回路で処理すると、
画素欠陥のアドレスを検出することができる。
値検出回路は次のような使い方もできる。 １）ある画像データをあるリミット値でスライスし、そ
のスライスされた画像を本回路で処理することにより、
あるリミット値以上の画素欠陥のアドレスを検出でき
る。例えば画素データが＃１５０、＃１２５、＃１６
０、＃１１０、＃１３０で、それらのアドレスがそれぞ
れ＃０、＃１、＃２、＃３、＃４であったとし、＃１２
０以上の画素データを画素欠陥とした場合、これら画素
データを＃１２０でスライスし、＃１５０、＃１２５、
＃１６０、＃１３０の画素データを全て＃１２０として
最大値と最大値アドレスの検出を行なうと、最大値＃１
２０と、最大値アドレス（画素欠陥アドレス）＃０、＃
１、＃２、＃４が求められる。 ２）画素欠陥のために２値化した画像データ（“１”を
欠陥有り、“０”を欠陥なし）を本回路で処理すると、
画素欠陥のアドレスを検出することができる。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１は本発明の一実施形態の画素データ最
大値・最小値検出回路の回路図、図２はそのタイミング
チャートである。
大値・最小値検出回路の回路図、図２はそのタイミング
チャートである。
【００１１】オアゲート１は、１周期が画素データ１周
期分である基本クロックＳ1 を入力し、非反転基本クロ
ックＳ2とその反転信号を出力する。遅延回路２は非反
転基本クロックＳ2の反転信号を遅延し、反転基本クロ
ックＳ3として出力する。アドレスカウンタ３は、検出
動作開始時に１パルスのスタート信号Ｓ22を入力するこ
とにより＃０がロードされてクリヤされ、非反転基本ク
ロックＳ2をカウントし、計数値（アドレス）Ｓ4を出力
する。
期分である基本クロックＳ1 を入力し、非反転基本クロ
ックＳ2とその反転信号を出力する。遅延回路２は非反
転基本クロックＳ2の反転信号を遅延し、反転基本クロ
ックＳ3として出力する。アドレスカウンタ３は、検出
動作開始時に１パルスのスタート信号Ｓ22を入力するこ
とにより＃０がロードされてクリヤされ、非反転基本ク
ロックＳ2をカウントし、計数値（アドレス）Ｓ4を出力
する。
【００１２】最大値レジスタ４は画像データの最大値Ｓ
6を保持するもので、検出動作開始時は全ビット“０”
が設定される。最大値検出用比較回路５はフレームメモ
リ（不図示）から出力された１画素の画像データＳ5を
最大値レジスタ４に保持されている最大値Ｓ6と比較
し、Ｓ5≧Ｓ6のとき出力信号Ｓ7をロウレベルにし、Ｓ5
＞Ｓ6のとき出力信号Ｓ8をハイレベルにする。Ｆ／Ｆ
（フリップフロップ）６は最大値検出用比較回路５の出
力信号Ｓ8を非反転基本クロックＳ2によりラッチし、出
力信号Ｓ10を出力する。アンドゲート７は出力信号Ｓ7
がロウレベルのとき開いて遅延基本クロックＳ9とその
反転信号を出力する。遅延基本クロックＳ9は最大値レ
ジスタ４のラッチクロックおよび後述する最大値アドレ
ス用カウンタ８のカウントクロックとなる。最大値アド
レス用カウンタ８はＦ／Ｆ６の出力信号Ｓ10（Ｑ出力）
がハイレベルになることにより＃０がロードされてクリ
ヤされ、出力信号Ｓ10がロウレベルになるとインクリメ
ントモードになり、遅延基本クロックＳ9が入力される
毎に＋１インクリメント動作を行ない、出力信号Ｓ11に
カウント値を出力する。遅延回路９は遅延基本クロック
Ｓ9の反転信号を遅延し、遅延クロックＳ12として出力
する。最大値アドレスレジスタ１０は、ロウレベルの信
号Ｓ12を書込みイネーブル信号として、アドレスカウン
タ３から出力されるアドレスＳ4を最大値アドレス用カ
ウンタ８の出力信号Ｓ11が示すアドレスに保持する。
6を保持するもので、検出動作開始時は全ビット“０”
が設定される。最大値検出用比較回路５はフレームメモ
リ（不図示）から出力された１画素の画像データＳ5を
最大値レジスタ４に保持されている最大値Ｓ6と比較
し、Ｓ5≧Ｓ6のとき出力信号Ｓ7をロウレベルにし、Ｓ5
＞Ｓ6のとき出力信号Ｓ8をハイレベルにする。Ｆ／Ｆ
（フリップフロップ）６は最大値検出用比較回路５の出
力信号Ｓ8を非反転基本クロックＳ2によりラッチし、出
力信号Ｓ10を出力する。アンドゲート７は出力信号Ｓ7
がロウレベルのとき開いて遅延基本クロックＳ9とその
反転信号を出力する。遅延基本クロックＳ9は最大値レ
ジスタ４のラッチクロックおよび後述する最大値アドレ
ス用カウンタ８のカウントクロックとなる。最大値アド
レス用カウンタ８はＦ／Ｆ６の出力信号Ｓ10（Ｑ出力）
がハイレベルになることにより＃０がロードされてクリ
ヤされ、出力信号Ｓ10がロウレベルになるとインクリメ
ントモードになり、遅延基本クロックＳ9が入力される
毎に＋１インクリメント動作を行ない、出力信号Ｓ11に
カウント値を出力する。遅延回路９は遅延基本クロック
Ｓ9の反転信号を遅延し、遅延クロックＳ12として出力
する。最大値アドレスレジスタ１０は、ロウレベルの信
号Ｓ12を書込みイネーブル信号として、アドレスカウン
タ３から出力されるアドレスＳ4を最大値アドレス用カ
ウンタ８の出力信号Ｓ11が示すアドレスに保持する。
【００１３】最小値レジスタ１１は画像データの最小値
Ｓ14を保持するもので、検出動作開始時は全ビット
“１”が設定される。最小値検出用比較回路１２はフレ
ームメモリ（不図示）から出力された１画素の画像デー
タＳ5 を最小値レジスタ１１に保持されている最小値Ｓ
14と比較し、Ｓ5 ≦Ｓ14のとき出力信号Ｓ15をロウレベ
ルにし、Ｓ5 ＜Ｓ14のとき出力信号Ｓ16をハイレベルに
する。Ｆ／Ｆ（フリップフロップ）１３は最小値検出用
比較回路１２の出力信号Ｓ16を非反転基本クロックＳ2
によりラッチし、出力信号Ｓ18を出力する。アンドゲー
ト１４は出力信号Ｓ1 5がロウレベルのとき開いて遅延基
本クロックＳ17とその反転信号を出力する。遅延基本ク
ロックＳ17は最小値レジスタ１１のラッチクロックおよ
び後述する最小値アドレス用カウンタ１５のカウントク
ロックとなる。最小値アドレス用カウンタ１５はＦ／Ｆ
１３の出力信号Ｓ18（Ｑ出力）がハイレベルになること
により＃０がロードされてクリヤされ、出力信号Ｓ18が
ロウレベルになるとインクリメントモードになり、遅延
基本クロックＳ17が入力される毎に＋１インクリメント
動作を行ない、出力信号Ｓ19にカウント値を出力する。
遅延回路１６は遅延基本クロックＳ17の反転信号を遅延
し、遅延クロックＳ20として出力する。最小値アドレス
レジスタレジスタ１７は、ロウレベルの信号Ｓ20を書込
みイネーブル信号として、アドレスカウンタ３から出力
されるアドレスＳ4 を最小値アドレス用カウンタ１５の
出力信号Ｓ19が示すアドレスに保持する。
Ｓ14を保持するもので、検出動作開始時は全ビット
“１”が設定される。最小値検出用比較回路１２はフレ
ームメモリ（不図示）から出力された１画素の画像デー
タＳ5 を最小値レジスタ１１に保持されている最小値Ｓ
14と比較し、Ｓ5 ≦Ｓ14のとき出力信号Ｓ15をロウレベ
ルにし、Ｓ5 ＜Ｓ14のとき出力信号Ｓ16をハイレベルに
する。Ｆ／Ｆ（フリップフロップ）１３は最小値検出用
比較回路１２の出力信号Ｓ16を非反転基本クロックＳ2
によりラッチし、出力信号Ｓ18を出力する。アンドゲー
ト１４は出力信号Ｓ1 5がロウレベルのとき開いて遅延基
本クロックＳ17とその反転信号を出力する。遅延基本ク
ロックＳ17は最小値レジスタ１１のラッチクロックおよ
び後述する最小値アドレス用カウンタ１５のカウントク
ロックとなる。最小値アドレス用カウンタ１５はＦ／Ｆ
１３の出力信号Ｓ18（Ｑ出力）がハイレベルになること
により＃０がロードされてクリヤされ、出力信号Ｓ18が
ロウレベルになるとインクリメントモードになり、遅延
基本クロックＳ17が入力される毎に＋１インクリメント
動作を行ない、出力信号Ｓ19にカウント値を出力する。
遅延回路１６は遅延基本クロックＳ17の反転信号を遅延
し、遅延クロックＳ20として出力する。最小値アドレス
レジスタレジスタ１７は、ロウレベルの信号Ｓ20を書込
みイネーブル信号として、アドレスカウンタ３から出力
されるアドレスＳ4 を最小値アドレス用カウンタ１５の
出力信号Ｓ19が示すアドレスに保持する。
【００１４】なお、Ｆ／Ｆ６は、最大値レジスタ４に画
像データＳ5 の書込みが行われた瞬間に画像データＳ5
と最大値Ｓ6 は等しくなり、出力信号Ｓ8 が変化するた
め、書き込みが行なわれる前の出力信号Ｓ8 を保持する
ためのものである。Ｆ／Ｆ１３も同様である。また、遅
延回路２、９、１６はタイミング調整用であり、必ずし
も必要ではない。
像データＳ5 の書込みが行われた瞬間に画像データＳ5
と最大値Ｓ6 は等しくなり、出力信号Ｓ8 が変化するた
め、書き込みが行なわれる前の出力信号Ｓ8 を保持する
ためのものである。Ｆ／Ｆ１３も同様である。また、遅
延回路２、９、１６はタイミング調整用であり、必ずし
も必要ではない。
【００１５】次に、本実施形態の動作を図２により説明
する。なお、図２中、ＤＬ１、ＤＬ２、ＤＬ３はそれぞ
れ遅延回路２、９、１６の遅延時間を示している。
する。なお、図２中、ＤＬ１、ＤＬ２、ＤＬ３はそれぞ
れ遅延回路２、９、１６の遅延時間を示している。
【００１６】周期Ｔ1 では画像データＳ5 として＃２０
０が入力されたものとする。このとき最大値レジスタ
４、最小値レジスタ１１には初期値としてそれぞれ全ビ
ット“０”，全ビット“１”が保持されているので、最
大値用比較回路５の出力信号Ｓ 7 はロウレベル、出力信
号Ｓ8 はハイレベル、最小値用比較回路１２の出力信号
Ｓ15はロウレベル、Ｓ16はハイレベルとなり、Ｆ／Ｆ６
の出力信号Ｓ10、Ｆ／Ｆ１３の出力信号Ｓ18がいずれも
ハイレベルとなり、アンドゲート７、１４から遅延基本
クロックＳ9、Ｓ17とその反転信号が出力される。した
がって、最大値レジスタ４、最小値レジスタ１１には最
大値Ｓ6 、最小値Ｓ14としていずれも＃２００が保持さ
れ、また最大値アドレス用カウンタ８、最小値アドレス
用カウンタ１５にはいずれも＃０がロードされ（出力信
号Ｓ11、Ｓ19が＃０）、書込み信号Ｓ12、Ｓ20がいずれ
もイネーブルとなるので、最大値アドレスレジスタ１
０、最小値アドレスレジスタ１７にはアドレスカウンタ
３の出力信号Ｓ4が示すアドレス＃０が最大値アドレス
Ｓ13、最小値アドレスＳ21としていずれも信号Ｓ11、Ｓ
19が示すアドレス＃０に保持される。
０が入力されたものとする。このとき最大値レジスタ
４、最小値レジスタ１１には初期値としてそれぞれ全ビ
ット“０”，全ビット“１”が保持されているので、最
大値用比較回路５の出力信号Ｓ 7 はロウレベル、出力信
号Ｓ8 はハイレベル、最小値用比較回路１２の出力信号
Ｓ15はロウレベル、Ｓ16はハイレベルとなり、Ｆ／Ｆ６
の出力信号Ｓ10、Ｆ／Ｆ１３の出力信号Ｓ18がいずれも
ハイレベルとなり、アンドゲート７、１４から遅延基本
クロックＳ9、Ｓ17とその反転信号が出力される。した
がって、最大値レジスタ４、最小値レジスタ１１には最
大値Ｓ6 、最小値Ｓ14としていずれも＃２００が保持さ
れ、また最大値アドレス用カウンタ８、最小値アドレス
用カウンタ１５にはいずれも＃０がロードされ（出力信
号Ｓ11、Ｓ19が＃０）、書込み信号Ｓ12、Ｓ20がいずれ
もイネーブルとなるので、最大値アドレスレジスタ１
０、最小値アドレスレジスタ１７にはアドレスカウンタ
３の出力信号Ｓ4が示すアドレス＃０が最大値アドレス
Ｓ13、最小値アドレスＳ21としていずれも信号Ｓ11、Ｓ
19が示すアドレス＃０に保持される。
【００１７】周期Ｔ2 では画像データＳ5 として＃２０
１が入力されたものとする。このとき、画像データＳ5
（＃２０１）は最大値レジスタ４に保持されている最大
値Ｓ 6 （＃２００）よりも大きいので、最大値用比較回
路５の出力信号Ｓ7 、Ｓ8 は変わらず、したがって、最
大値レジスタ４には最大値Ｓ6 として＃２０１が保持さ
れ、または最大値アドレス用カウンタ８の出力信号Ｓ11
は＃０であり、アドレスカウンタ３の出力信号は＃１で
あるので、最大値アドレスレジスタ１０のアドレス＃０
に最大値アドレスＳ13として＃１が保持される。一方、
画像データＳ5（＃２０１）は最小値レジスタ１１に保
持されている最小値Ｓ14（＃２００）よりも大きいの
で、最小値用比較回路１２の出力信号Ｓ15はハイレベ
ル、出力信号Ｓ16はロウレベルとなり、アンドゲート１
４から遅延基本クロックＳ17とその反転信号が出力され
ないため、最小値レジスタ１１、最小値アドレスレジス
タ１７はいずれも更新されず、周期Ｔ1 のときのデータ
がそのまま保持される。
１が入力されたものとする。このとき、画像データＳ5
（＃２０１）は最大値レジスタ４に保持されている最大
値Ｓ 6 （＃２００）よりも大きいので、最大値用比較回
路５の出力信号Ｓ7 、Ｓ8 は変わらず、したがって、最
大値レジスタ４には最大値Ｓ6 として＃２０１が保持さ
れ、または最大値アドレス用カウンタ８の出力信号Ｓ11
は＃０であり、アドレスカウンタ３の出力信号は＃１で
あるので、最大値アドレスレジスタ１０のアドレス＃０
に最大値アドレスＳ13として＃１が保持される。一方、
画像データＳ5（＃２０１）は最小値レジスタ１１に保
持されている最小値Ｓ14（＃２００）よりも大きいの
で、最小値用比較回路１２の出力信号Ｓ15はハイレベ
ル、出力信号Ｓ16はロウレベルとなり、アンドゲート１
４から遅延基本クロックＳ17とその反転信号が出力され
ないため、最小値レジスタ１１、最小値アドレスレジス
タ１７はいずれも更新されず、周期Ｔ1 のときのデータ
がそのまま保持される。
【００１８】周期Ｔ3 では画像データＳ5 として＃１Ｆ
Ｆが入力されたものとする。このとき、画像データＳ5
（＃１ＦＦ）は最大値レジスタ４に保持されている最大
値Ｓ 6 （＃２０１）よりも小さいので、最大値用比較回
路５の出力信号Ｓ7 はハイレベル、出力信号Ｓ8 はロウ
レベルとなり、アンドゲート７から遅延基本クロックＳ
9 とその反転信号が出力されないため、最大値レジスタ
４、最大値アドレスレジスタ１０はいずれも更新が行わ
れず、周期Ｔ2 のときのデータがそのまま保持される。
一方、画像データＳ5 （＃１ＦＦ）は最小値レジスタ１
１に保持されている最小値Ｓ14（＃２００）よりも小さ
いので、周期Ｔ1 のときと同様にして、最小値レジスタ
１１に画像データＳ5 （＃１ＦＦ）が保持され、最小値
アドレスレジスタ１７のアドレス＃０にアドレスカウン
タ３の出力信号Ｓ4が示すアドレス＃２が保持される。
Ｆが入力されたものとする。このとき、画像データＳ5
（＃１ＦＦ）は最大値レジスタ４に保持されている最大
値Ｓ 6 （＃２０１）よりも小さいので、最大値用比較回
路５の出力信号Ｓ7 はハイレベル、出力信号Ｓ8 はロウ
レベルとなり、アンドゲート７から遅延基本クロックＳ
9 とその反転信号が出力されないため、最大値レジスタ
４、最大値アドレスレジスタ１０はいずれも更新が行わ
れず、周期Ｔ2 のときのデータがそのまま保持される。
一方、画像データＳ5 （＃１ＦＦ）は最小値レジスタ１
１に保持されている最小値Ｓ14（＃２００）よりも小さ
いので、周期Ｔ1 のときと同様にして、最小値レジスタ
１１に画像データＳ5 （＃１ＦＦ）が保持され、最小値
アドレスレジスタ１７のアドレス＃０にアドレスカウン
タ３の出力信号Ｓ4が示すアドレス＃２が保持される。
【００１９】周期Ｔ4 では画像データＳ5 として＃２０
１が入力されたものとする。この画像データＳ5 は最大
値レジスタ４に保持されている最大値Ｓ6 （＃２０１）
と等しいので、最大値用比較回路５の出力信号Ｓ8 がロ
ウレベルとなるため最大値アドレス用カウンタ８が＋１
インクリメント動作して出力信号Ｓ11が＃１となり、ま
た書込み信号Ｓ12がイネーブルとなる。したがって、最
大値アドレスレジスタ１０のアドレス＃１に、アドレス
カウンタ３の出力信号Ｓ4が示すアドレス＃３が保持さ
れる。一方、画像データＳ5 （＃２０１）は最小値レジ
スタ１１に保持されている最小値Ｓ14（＃１ＦＦ）より
も大きいので、周期Ｔ2 のときと同様に、最小値レジス
タ１１、最小値アドレスレジスタ１７の更新は行なわれ
ない。
１が入力されたものとする。この画像データＳ5 は最大
値レジスタ４に保持されている最大値Ｓ6 （＃２０１）
と等しいので、最大値用比較回路５の出力信号Ｓ8 がロ
ウレベルとなるため最大値アドレス用カウンタ８が＋１
インクリメント動作して出力信号Ｓ11が＃１となり、ま
た書込み信号Ｓ12がイネーブルとなる。したがって、最
大値アドレスレジスタ１０のアドレス＃１に、アドレス
カウンタ３の出力信号Ｓ4が示すアドレス＃３が保持さ
れる。一方、画像データＳ5 （＃２０１）は最小値レジ
スタ１１に保持されている最小値Ｓ14（＃１ＦＦ）より
も大きいので、周期Ｔ2 のときと同様に、最小値レジス
タ１１、最小値アドレスレジスタ１７の更新は行なわれ
ない。
【００２０】周期Ｔ5 に画像データＳ5 として＃２００
が入力されたものとする。このとき、画像データＳ5
（＃２００）は最大値レジスタ４に保持されている最大
値Ｓ6（＃２０１）よりも小さいので、最大値レジスタ
４、最大値アドレスレジスタ１０の更新は行なわれな
い。一方、画像データＳ5 （＃２００）は最小値レジス
タ１１に保持されている最小値Ｓ14（＃１ＦＦ）よりも
大きいので、最小値レジスタ１１、最小値アドレスレジ
スタ１７の更新も行なわれない。
が入力されたものとする。このとき、画像データＳ5
（＃２００）は最大値レジスタ４に保持されている最大
値Ｓ6（＃２０１）よりも小さいので、最大値レジスタ
４、最大値アドレスレジスタ１０の更新は行なわれな
い。一方、画像データＳ5 （＃２００）は最小値レジス
タ１１に保持されている最小値Ｓ14（＃１ＦＦ）よりも
大きいので、最小値レジスタ１１、最小値アドレスレジ
スタ１７の更新も行なわれない。
【００２１】周期Ｔ6 に画像データＳ5 として＃１ＦＦ
が入力されたものとする。このとき、画像データＳ5
（＃１ＦＦ）は最大値アドレスレジスタ４に保持されて
いる最大値Ｓ6 （＃２０１）よりも小さいので、最大値
レジスタ４、最大値アドレスレジスタ１０の更新は行な
われない。一方、画像データＳ5（＃１ＦＦ）は最小値
レジスタ１１に保持されている最小値Ｓ14（＃１ＦＦ）
と等しいので、最小値用比較回路１２の出力信号Ｓ15、
Ｓ16がロウレベルとなってアンドゲート１４の出力信号
Ｓ17がハイレベル、遅延回路１６の出力信号Ｓ20がロウ
レベルとなり、最小値アドレス用カウンタ１５が＋１イ
ンクリメント動作をして出力信号Ｓ19が＃１となる。し
たがって、最小値アドレスレジスタ１７のアドレス＃１
に、アドレスカウンタ３の出力信号Ｓ4が示すアドレス
＃５が書込まれる。
が入力されたものとする。このとき、画像データＳ5
（＃１ＦＦ）は最大値アドレスレジスタ４に保持されて
いる最大値Ｓ6 （＃２０１）よりも小さいので、最大値
レジスタ４、最大値アドレスレジスタ１０の更新は行な
われない。一方、画像データＳ5（＃１ＦＦ）は最小値
レジスタ１１に保持されている最小値Ｓ14（＃１ＦＦ）
と等しいので、最小値用比較回路１２の出力信号Ｓ15、
Ｓ16がロウレベルとなってアンドゲート１４の出力信号
Ｓ17がハイレベル、遅延回路１６の出力信号Ｓ20がロウ
レベルとなり、最小値アドレス用カウンタ１５が＋１イ
ンクリメント動作をして出力信号Ｓ19が＃１となる。し
たがって、最小値アドレスレジスタ１７のアドレス＃１
に、アドレスカウンタ３の出力信号Ｓ4が示すアドレス
＃５が書込まれる。
【００２２】周期Ｔ7 に画像データＳ5 として＃２０１
が入力されたものとする。このとき画像データＳ5 （＃
２０１）は最大値レジスタ４に保持されている最大値
（＃２０１）と等しいので、周期Ｔ4 のときと同様にし
て、最大値アドレス用カウンタ８が＋１インクリメント
動作して、出力信号Ｓ11が＃２となり、最大値アドレス
レジスタ１０のアドレス＃２に、アドレスカウンタ３の
出力信号Ｓ4が示すアドレス＃６が書込まれる、一方、
画像データＳ5 （＃２０１）は最小値レジスタ１１に保
持されている最小値Ｓ14（＃１ＦＦ）よりも大きいの
で、最小値レジスタ１１、最小値アドレスレジスタ１７
の更新は行なわれない。
が入力されたものとする。このとき画像データＳ5 （＃
２０１）は最大値レジスタ４に保持されている最大値
（＃２０１）と等しいので、周期Ｔ4 のときと同様にし
て、最大値アドレス用カウンタ８が＋１インクリメント
動作して、出力信号Ｓ11が＃２となり、最大値アドレス
レジスタ１０のアドレス＃２に、アドレスカウンタ３の
出力信号Ｓ4が示すアドレス＃６が書込まれる、一方、
画像データＳ5 （＃２０１）は最小値レジスタ１１に保
持されている最小値Ｓ14（＃１ＦＦ）よりも大きいの
で、最小値レジスタ１１、最小値アドレスレジスタ１７
の更新は行なわれない。
【００２３】周期Ｔ8 に画像データＳ5 として＃２００
が入力されたものとする。このとき画像データＳ5 （＃
２００）は最大値アドレスレジスタ４に保持されている
最大値（＃２０１）よりも小さいので、最大値レジスタ
４と最大値アドレスレジスタ１０の更新は行なわれな
い。一方、画像データＳ5 （＃２００）は最小値レジス
タ１１に保持されている最小値Ｓ14（＃１ＦＦ）よりも
大きいので、最小値レジスタ１１、最小値アドレスレジ
スタ１７の更新も行なわれない。
が入力されたものとする。このとき画像データＳ5 （＃
２００）は最大値アドレスレジスタ４に保持されている
最大値（＃２０１）よりも小さいので、最大値レジスタ
４と最大値アドレスレジスタ１０の更新は行なわれな
い。一方、画像データＳ5 （＃２００）は最小値レジス
タ１１に保持されている最小値Ｓ14（＃１ＦＦ）よりも
大きいので、最小値レジスタ１１、最小値アドレスレジ
スタ１７の更新も行なわれない。
【００２４】以上、周期Ｔ8 までの動作によって、最大
値Ｓ6 として＃２０１、最小値Ｓ14として＃１ＦＦが取
り出され、また最大値アドレス用カウンタ８の出力信号
Ｓ11の現在の値が＃２、最小値アドレス用カウンタ１５
の出力信号Ｓ19の現在の値が＃１であることから、最大
値アドレスとして最大値アドレスレジスタ１０のアドレ
ス＃２までに保持されている＃１、＃３、＃６、最小値
アドレスとして最小値アドレスレジスタ１７のアドレス
＃１までに保持されている＃２、＃５が取り出される。
値Ｓ6 として＃２０１、最小値Ｓ14として＃１ＦＦが取
り出され、また最大値アドレス用カウンタ８の出力信号
Ｓ11の現在の値が＃２、最小値アドレス用カウンタ１５
の出力信号Ｓ19の現在の値が＃１であることから、最大
値アドレスとして最大値アドレスレジスタ１０のアドレ
ス＃２までに保持されている＃１、＃３、＃６、最小値
アドレスとして最小値アドレスレジスタ１７のアドレス
＃１までに保持されている＃２、＃５が取り出される。
【００２５】
【発明の効果】以上説明したように、本発明は、画像デ
ータの最大値、最大値アドレス、最小値、最小値アドレ
スの検出をファームウエア化し、最大値（最大値アドレ
ス）の検出と最小値（最小値アドレス）の検出を並列に
行なうことにより、画像処理の時間を短縮できる効果が
ある。
ータの最大値、最大値アドレス、最小値、最小値アドレ
スの検出をファームウエア化し、最大値（最大値アドレ
ス）の検出と最小値（最小値アドレス）の検出を並列に
行なうことにより、画像処理の時間を短縮できる効果が
ある。
【図１】本発明の一実施形態の画像データの最大値・最
小値検出回路の回路図である。
小値検出回路の回路図である。
【図２】図１の回路の動作例を示すタイミングチャート
である。
である。
【図３】従来の最大値・最小値検出方法の概略を示す流
れ図である。
れ図である。
１ オアゲート ２、９、１６ 遅延回路 ３ アドレスカンタ ４ 最大値レジスタ ５ 最大値用比較回路 ６、１３ Ｆ／Ｆ（フリップフロップ） ７、１４ アンドゲート ８ 最大値アドレス用カウンタ １０ 最大値アドレスレジスタ １１ 最小値レジスタ １２ 最小値用比較回路 １５ 最小値アドレス用カウンタ １７ 最小値アドレスレジスタ Ｓ1 基本クロック Ｓ2 非反転基本クロック Ｓ3 反転基本クロック Ｓ4 アドレス Ｓ5 画像データ Ｓ6 最大値 Ｓ7 、Ｓ8 最大値用比較回路５の出力信号 Ｓ9 アンドゲート７の出力信号 Ｓ10 Ｆ／Ｆ６の出力信号 Ｓ11 最大値アドレス用カウンタ８の出力信号 Ｓ12 遅延回路９の出力信号 Ｓ13 最大値アドレス Ｓ14 最小値 Ｓ15、Ｓ16 最小値用比較回路１２の出力信号 Ｓ17 アンドゲート１４の出力信号 Ｓ18 Ｆ／Ｆ１３の出力信号 Ｓ19 最小値アドレス用カウンタ１５の出力信号 Ｓ20 遅延回路１６の出力信号 Ｓ21 最小値アドレス Ｓ22 スタート信号
Claims (2)
- 【請求項１】 画像データの最大値およびそのアドレス
と最小値およびそのアドレスを検出する、画像データの
最大値・最小値検出回路であって、 検出動作開始時に入力される１パルスのスタート信号に
よりクリヤされて、１周期が画像データ１画素分の基本
クロックをカウントするアドレスカウンタと、 検出動作開始時、初期値としてそれぞれ考えられる最小
値以下の値、最大値以上の値が設定され、以後フレーム
メモリから出力された１画素の画像データを基本クロッ
クにより保持する最大値レジスタおよび最小値レジスタ
と、 前記画像データを前記最大値レジスタに保持されている
最大値と比較し、前記画像データ≧前記最大値のとき第
１の出力信号をアクティブにし、前記画像データ＞前記
最大値のとき第２の出力信号をアクティブにする最大値
用比較回路と、 前記画像データを前記最小値レジスタに保持されている
最小値と比較し、前記画像データ≦前記最小値のとき第
１の出力信号をアクティブにし、前記画像データ＜前記
最小値のとき第２の出力信号をアクティブにする最小値
用比較回路と、 それぞれ前記最大値用比較回路、前記最小値用比較回路
の第２の出力信号を前記基本クロックによりラッチする
第１、第２のフリップフロップと、 それぞれ前記最大値用比較回路、前記最小値用比較回路
の第１の出力信号がアクティブのとき、前記基本クロッ
クを前記最大値レジスタ、前記最小値レジスタに出力す
る第１、第２のゲート回路と、 検出動作開始時および第１のフリップフロップの出力信
号が前記最大値用比較回路の第２の出力信号がアクティ
ブであることを示しているときクリヤされ、それ以外の
とき第１のゲート回路から前記基本クロックが出力され
る毎に＋１インクリメント動作する最大値アドレス用カ
ウンタと、 検出動作開始時および第２のフリップフロップの出力信
号が前記最小値用比較回路の第２の出力信号がアクティ
ブであることを示しているときクリヤされ、それ以外の
とき第２のゲート回路から前記基本クロックが出力され
る毎に＋１インクリメント動作する最小値アドレス用カ
ウンタと、 第１のゲート回路から出力された基本クロックの反転信
号を書込みイネーブル信号として、前記アドレスカウン
タから出力されたアドレスを前記最大値アドレス用カウ
ンタの出力が示すアドレスに保持する最大値アドレスレ
ジスタと、 第２のゲート回路から出力された基本クロックの反転信
号を書込みイネーブル信号として、前記アドレスカウン
タから出力されたアドレスを前記最小値アドレス用カウ
ンタの出力が示すアドレスに保持する最小値アドレスレ
ジスタとを有する画像データの最大値・最小値検出回
路。 - 【請求項２】 前記画像データが“１”または“０”の
２値化データである、請求項１記載の画像データの最大
値・最小値検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214725A JPH1063843A (ja) | 1996-08-14 | 1996-08-14 | 画像データの最大値・最小値検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214725A JPH1063843A (ja) | 1996-08-14 | 1996-08-14 | 画像データの最大値・最小値検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1063843A true JPH1063843A (ja) | 1998-03-06 |
Family
ID=16660595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214725A Withdrawn JPH1063843A (ja) | 1996-08-14 | 1996-08-14 | 画像データの最大値・最小値検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1063843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059187A (ja) * | 2007-08-31 | 2009-03-19 | Nec Electronics Corp | マイクロプロセッサおよびデータ処理方法 |
-
1996
- 1996-08-14 JP JP8214725A patent/JPH1063843A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059187A (ja) * | 2007-08-31 | 2009-03-19 | Nec Electronics Corp | マイクロプロセッサおよびデータ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10761559B2 (en) | Clock gating enable generation | |
| US7024498B2 (en) | Apparatus for receiving data packet eliminating the need of a temporary memory and memory controller and method thereof | |
| KR930024505A (ko) | 영상 움직임 보상정보 출력 처리장치 | |
| US6900665B2 (en) | Transfer of digital data across asynchronous clock domains | |
| JPH11355536A (ja) | 画像処理方法および画像処理装置 | |
| JPH1063843A (ja) | 画像データの最大値・最小値検出回路 | |
| TWI285836B (en) | Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length | |
| US6353548B2 (en) | Method and data processing system for data lookups | |
| JP2003208788A (ja) | ２ポートメモリによるバッファ | |
| JPH10214174A (ja) | 非同期ｆｉｆｏ回路 | |
| JPH1049444A (ja) | 記憶装置及び記憶装置の制御方法 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JP3443215B2 (ja) | シリアル入力及び出力装置 | |
| JP2827679B2 (ja) | 半導体装置 | |
| US20080165590A1 (en) | Dynamic module output device and method thereof | |
| JPH09274599A (ja) | バッファメモリ装置 | |
| CN116708808A (zh) | Dsc解码器的视频输出电路、dsc解码器系统及视频输出方法 | |
| JPS5925416A (ja) | 警報の待ち受け回路 | |
| JPH10149681A (ja) | データ読み出し回路 | |
| US20020083295A1 (en) | Semiconductor memory | |
| JPH0490196A (ja) | クロックパルス検出回路 | |
| JPH1114695A (ja) | 信号極性切替え回路 | |
| JPH05183585A (ja) | 引き延ばし回路 | |
| US20070121412A1 (en) | Uni-stage delay speculative address decoder | |
| JPH06295273A (ja) | データ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |