JPH06332694A - ディジタル計算機におけるテーブル検索装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は比較判定命令実行時において、所望
のデータを与えるアドレスをテーブルレジスタに格納す
ることにより、所望のデータが格納されているアドレス
の検索を効率的に行うことを目的とする。 【構成】 本発明は、所望のデータを格納するアキュム
レータ９と、アキュムレータ９に格納されているデータ
のアドレスを記憶するテーブルレジスタ１５と、アキュ
ムレータ９と、比較されるデータが格納されているデー
タレジスタ８と、アキュムレータ９の値とデータレジス
タ８の値の大小を比較する比較器１０と、比較器１０の
判定結果に従って、テーブルレジスタへの書き込みを指
定するテーブルレジスタ書き込み信号１６と、を備え、
比較判定命令実行時に、比較器９における判定結果が所
望の場合は、テーブルレジスタ１５に新たにアドレスを
書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データメモリを有し、
そのデータメモリの内容を基に、処理を進めるディジタ
ル計算機に関し、特にそのデータメモリの内容からデー
タの最大値、最小値及びその値が格納されているアドレ
スを検索するテーブル検索装置に関するものである。

【０００２】

【従来の技術】半導体技術、マイクロプロセッサアーキ
テクチャなどの進歩により、プロセッサのメモリ空間を
プログラムメモリ空間とデータメモリ空間に分割し、命
令実行の高速化を図るハーバードアーキテクチャを採用
したＲＩＳＣプロセッサ、ディジタルシグナルプロセッ
サ（ＤＳＰ）などの実用化が進んでいる。

【０００３】斯かるＤＳＰで行う信号処理は、アナログ
部品による処理に比較して高精度処理が可能であり、ま
たパラメータの設定によりフィルタ特性などの任意の特
性が安定して均一に得られる。さらにＤＳＰの使用によ
り、アナログ部品による構成に比べて部品の精度に起因
する微調整を行うことが不要であるなどの特徴を有して
おり、近年様々な分野で急速に普及が進んでいる。この
ＤＳＰの応用分野としては、音声信号処理、通信信号処
理、計測信号処理、画像信号処理、音響処理等のディジ
タル信号処理の幅広い分野において利用されている。

【０００４】例えば、ＤＳＰで音声信号処理を行うに当
っては、あらかじめ決められた個数のデータの中から最
大値を求めて、その最大値を基準として、データの正規
化を一般的に行っており、その最大値を検索する場合に
は、データをデータレジスタに読み込みながら、夫々の
データの比較判定を行い、比較されたデータのうち大き
い方の値をアキュムレータに格納する命令を繰り返すこ
とにより、所望の最大値を得ていた。

【０００５】この比較判定は、ＤＳＰの内部に新たに読
み込まれたデータと、内部に蓄積されているデータの大
小関係の判定を行う比較器を設けることにより、実現さ
れている。

【０００６】図４は、従来のディジタル計算機における
のテーブル検索装置の一実施例の概略構成図である。

【０００７】図４における１は次に実行するプログラム
のアドレスが格納されているプログラムカウンタ、２は
プログラムの命令コードなどが格納されているプログラ
ムメモリ、３はプログラムメモリ２に格納されている命
令コードを読み込み、解読するインストラクションレジ
スタ、４は演算に用いるデータが格納されているデータ
メモリ、５はデータメモリ４のアドレスを指定するアド
レスアロケーションユニット、６及び７はアドレスアロ
ケーションユニット５で生成するアドレスの基となるア
ドレスが格納されている第１及び第２のアドレスレジス
タ、８は演算に用いるデータが格納されるデータレジス
タ、９は後述の比較器１０の比較判定結果に従って、デ
ータレジスタ８のデータを格納するアキュムレータ、１
０はデータレジスタ８の内容と、アキュムレータ９の内
容との比較を行い、その内容の大小関係を判定する比較
器、１１はプログラムのル−プ回数が格納されるループ
カウンタ、１２はループ終了アドレスが格納されている
ループアドレスレジスタ、１３はプログラムカウンタ１
のアドレスとループアドレスレジスタ１２のアドレスが
一致したか否かを判定するアドレス比較器、１４はディ
ジタル計算機のクロックパルスとなるシステムクロック
である。

【０００８】次に、図５は比較判定命令を含んだプログ
ラムの一例であり、データメモリ４の１００番地乃至１
０３番地（図７参照）に格納されているデータの最大値
及びその最大値が格納されているアドレスを調べるプロ
グラムである。

【０００９】図５におけるｎ−８、ｎ−７、・・・・、ｎ＋
２、ｎ＋３はプログラムメモリ２のアドレスを、枠内は
プログラムを示しており、Ａ０は第１のアドレスレジス
タ６、 Ａ１は第２のアドレスレジスタ７、Ｒ０はデー
タレジスタ８、Ａｃｃはアキュムレータ９を示してい
る。

【００１０】また、ｌｏａｄ Ａ０，１００は第１のア
ドレスレジスタ６に定数＜１００＞を格納する命令であ
ることを意味する機械語、ｌｏａｄ Ａ１，２００は第
２のアドレスレジスタ７に定数＜２００＞を格納する命
令であることを意味する機械語、ｌｏａｄ Ａｃｃ，０
はアキュムレータ９に０を格納する命令であることを意
味する機械語、ｍｏｖｅ Ｒ０，（Ａ０）は第１のアド
レスレジスタ６に格納されているアドレスが示すデータ
メモリ４の内容をデータレジスタに転送する命令である
ことを意味する機械語、ｄｏ ４ ｎ＋２はｄｏ命令の
次の命令、即ちｎ番地のプログラムからｎ＋２番地に示
されるプログラムまでを４回繰り返す命令であることを
意味する機械語、ｃｍｐｇｓ Ｒ０はアキュムレ−タ９
とデータレジスタ８の値を比較し、アキュムレータ９に
格納されているデータの値が大きい場合は、次の命令を
スキップし、アキュムレータ９に格納されているデータ
の値が小さい場合はデータレジスタ８の値をアキュムレ
ータ９に格納する命令であることを意味する機械語、ｍ
ｏｖｅ （Ａ１），Ａ０は第１のアドレスレジスタ６の
内容を第２のアドレスレジスタ７に示されるアドレスに
格納する命令であることを意味する機械語、ｉｎｒ Ａ
０；ｍｏｖｅ Ｒ０，（Ａ０）は第１のアドレスレジス
タ６の内容を１インクリメントするとともに、第１のア
ドレスレジスタ６に格納されているアドレスが示す内容
をデータレジスタ８に転送する命令であることを意味す
る機械語である。

【００１１】図６は図５のプログラムのフローチャート
を示しており、Ｓ１においては、プログラムメモリ２の
ｎ−７番地に格納されているデータ＜１００＞が第１の
アドレスレジスタレジスタ６に読み込まれ、さらにＳ２
においては、プログラムメモリ２のｎ−５番地に格納さ
れているデータ＜２００＞が第２のアドレスレジスタレ
ジスタ７に読み込まれる。Ｓ３においては、アキュムレ
ータ９にデータ＜０＞を設定する。Ｓ４においては、第
１のアドレスレジスタ６に格納されているアドレスが示
すデータメモリ４の内容をデータレジスタ８に格納す
る。Ｓ５においては、ループカウンタ１１にループ回数
＜４＞とループアドレスレジスタにループ終了アドレス
＜ｎ＋２＞が読み込まれる。

【００１２】Ｓ６においては、データレジスタ８の内容
と、アキュムレータ９の内容を比較する。Ｓ７において
は、Ｓ６の比較結果に従って、値が大きい方のデータを
アキュムレータ９に格納するとともに、第１のアドレス
レジスタ６のアドレスを第２のアドレスレジスタ７によ
り生成されるアドレスに従ってデータメモリ４に転送す
る。Ｓ８においては、ループカウンタ１１のループ回数
を１だけデクリメントし、第１のアドレスレジスタ６の
アドレス値を１だけインクリメントする。Ｓ９はループ
カウンタ１１のループ回数が０になったか否かを判定
し、ループカウンタ１１のループ回数が０でなければ、
Ｓ６に戻り、Ｓ６乃至Ｓ９を繰り返し、ループカウンタ
１１のループ回数が０ならば、次の処理に移行する。

【００１３】図５に示すプログラムの流れを、図４及び
図６を参照して説明する。プログラムメモリ２のｎ−８
番地、ｎ−６番地、ｎ−４番地に格納されている命令が
実行されると、第１のアドレスレジスタ６には＜１００
＞、第２のアドレスレジスタ７には＜２００＞、アキュ
ムレータ９には＜０＞が格納される。データメモリ４の
１００番地乃至１０３番地には、図７に示すようにデー
タが既に格納されているものとする（Ｓ１〜Ｓ３参
照）。

【００１４】ｎ−２番地の命令ｍｏｖｅ Ｒ０，（Ａ
０）が実行されると、アドレスアロケーションユニット
５はデータメモリ４のアドレスを出力し、データメモリ
４のアドレスが確定し、そのアドレスの内容をデータバ
スを介してデータレジスタ８に格納する。従って、デー
タレジスタ８には、データメモリ４の１００番地に格納
されているデータ＜３０＞が読み込まれる（Ｓ４参
照）。

【００１５】続いてｎ−１番地の命令ｄｏ ４ ｎ＋２
が実行されると、ループカウンタ１１にループ回数＜４
＞が、ループアドレスレジスタ１２にループ終了アドレ
ス＜ｎ＋２＞が格納される（Ｓ５参照）。

【００１６】ｎ＋１番地の命令ｃｍｐｇｓ Ｒ０が実行
されるとデータレジスタ８の内容＜３０＞とアキュムレ
ータ９の内容＜０＞が比較され（Ｓ６参照）、データレ
ジスタ８の内容＜３０＞が大きいので、アキュムレータ
９にデータレジスタ８の内容＜３０＞を転送し、その
後、ｎ＋２番地の命令ｍｏｖｅ （Ａ１），Ａ０を実行
する。第１のアドレスレジスタ６は＜２００＞であり、
従ってデ−タメモリ４の２００番地に第１のアドレスレ
ジスタ６の値である＜１００＞が格納される（Ｓ７参
照）。

【００１７】次にｎ＋３番地の命令ｉｎｒ Ａ０；ｍｏ
ｖｅ Ｒ０，（Ａ０）が実行され、第１のアドレスレジ
スタ６の値は＜１０１＞となり、データレジスタ８に
は、１０が格納される。この命令が実行されると、ルー
プアドレスレジスタ１２に格納されているアドレスとプ
ログラムカウンタ１の値が一致することがアドレス比較
器１３で検出され（Ｓ８参照）、命令ｄｏ ４ ｎ＋２
の次の命令ｃｍｐｇｓＲ０から再度実行するとともに、
ループカウンタ１１のループ回数を１デクリメントし、
＜３＞とする（Ｓ９参照）。

【００１８】ｎ＋１番地の命令ｃｍｐｇｓ Ｒ０が実行
されるとデータレジスタ８の内容＜１０＞とアキュムレ
ータ９の内容＜０＞が比較され、アキュムレータ９の内
容＜３０＞が大きいので、ｎ＋３番地の命令ｉｎｒ Ａ
０；ｍｏｖｅ Ｒ０，（Ａ０）が実行される。

【００１９】以下同様にループカウンタ１１のループ回
数が０となるまで繰り返される。

【００２０】以上の動作により、アキュムレータ９に
は、データメモリ４の１００番地乃至１０３番地の内容
の最大値である＜１００＞が格納され、データメモリ４
の２００番地には、前記最大値が格納されているデータ
メモリ４のアドレス値＜１０２＞が格納される。

【００２１】

【発明が解決しようとする課題】上述のようにディジタ
ル計算機においては、データメモリに格納されているデ
ータから最大値、或るいは最小値を検索するために比較
判定命令を用いていた。例えば、最大値を検索する場合
にはデータをデータレジスタに読み込みながら、比較判
定を行い、最大値をアキュムレータに格納する命令を繰
り返すことにより、所望の最大値を得ていた。しかしな
がら、このような演算を行う場合には、最大値ととも
に、最大値が格納されているデータメモリのアドレスを
情報として、以降の演算で用いることがしばしば起こっ
てくる。このような場合には、従来例に開示するよう
に、大小判定を行った後に、新たな最大値を得た場合に
は、そのアドレスを別のエリアに格納する命令を実行す
ることにより、最大値を与えるアドレスを記憶してい
た。従って、最大値が変わるたびに、最大値を与えるア
ドレスを別のエリアに格納する命令を実行する必要が生
じ、演算時間の高速化の妨げとなっていた。特に、パイ
プライン処理を前提とするＤＳＰにおいては、比較器に
格納されているデータのアドレスと、アドレスレジスタ
に格納されているアドレスが異なるため、再度アドレス
計算を行ってアドレスを格納する必要があり、処理のオ
ーバーヘッドが生じていた。

【００２２】そこで、本発明は前述の問題点に鑑み成さ
れたものであり、ハードウエアにより、比較器で検出さ
れた最大値、或るいは最小値が格納されているメモリの
アドレスを蓄積することを可能とするテーブル検索装置
を提供することを目的とする。

【００２３】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明のテーブル検索装置は、データが格納され
ているデータメモリと、データメモリのアドレスを生成
するアドレスアロケーションユニットと、アドレスアロ
ケーションユニットで生成されるアドレスの基となるア
ドレスが格納されているアドレスレジスタと、データメ
モリのデータが格納されるデータレジスタと、所望の最
大値、或るいは最小値が格納されているアキュムレータ
と、データレジスタに格納されているデータとアキュム
レータに格納されているデータとの大小関係を比較する
比較器と、アドレスアロケ−ションユニットの出力を蓄
えるテーブルレジスタと、比較器の演算結果に応じて発
生するテーブルレジスタ書き込み信号と、を備えること
により、比較器において、行われた比較結果がデータレ
ジスタの値をアキュムレータに格納することを示す場合
は、テーブルレジスタ書き込み信号を発生し、その信号
に従ってテーブルレジスタにアキュムレータに記憶され
たデータが格納されているデータメモリのアドレスを書
き込む機能を有する。

【００２４】

【作用】上述の手段によれば、アドレスアロケ−ション
ユニットの出力であるデータメモリのアドレスを、シス
テムクロックに同期してテーブルレジスタに順次格納す
るとともに、比較命令実行時には、データレジスタに格
納されているデータと、アキュムレータに格納されてい
るデータとの比較判定を行うことにより、データレジス
タに格納されているデータを新たにアキュムレータに書
き込む場合には、前記テーブルレジスタの値を前記デー
タが格納されていたデータメモリのアドレスに新たに書
き替えることにより保存する。

【００２５】

【実施例】図１は本発明のテーブル検索装置を備えたデ
ィジタル計算機の一実施例の概略構成図を示す。

【００２６】図１において、従来例に示す図４と同一機
能を有するものについては、同一番号を付し、その説明
は省略する。

【００２７】本発明が従来例と異なる点は、テーブルレ
ジスタ１５及びテーブルレジスタ書き込み信号１６を備
えたことであり、該テーブルレジスタ１５は、複数のバ
ッファにより構成される。例えば、演算の実行が３段の
パイプライン処理で行われる場合には、テーブルレジス
タ１５は３段のバッファ構成となる。テーブルレジスタ
書き込み信号１６は、比較器１０における比較判定の結
果、データレジスタ８の値が所望の値の場合には、該デ
ータレジスタ８のデータが格納されているデータメモリ
４のアドレスを格納するための信号である。また、テー
ブルレジスタ１５の第１のバッファ１５ａ及び第２のバ
ッファ１５ｂは、システムクロック１４に同期して更新
され、第３のバッファ１５ｃは、比較器１０の演算結果
によるテーブルレジスタ書き込み信号１６に応じて書き
替えられるものである。

【００２８】図２は本発明のテーブル検索装置を備えた
ディジタル計算機のプログラムの一例を示している。ｎ
−４、ｎ−３、・・・・、ｎ＋２はアドレスを、枠内はプロ
グラムを示している。従来例の図５に示すプログラムと
同一のものについては説明は省略する。本実施例が従来
例と異なるのは、ｎ＋２番地に格納されている命令Ｒ０
＝（Ａ０＋）；ｃｍｐｇ Ｒ０；であり、この命令は、
第１のアドレスレジスタ６に示されるアドレスに格納さ
れている内容をデータレジスタ８に転送し、第１のアド
レスレジスタ６の内容を１インクリメントし、さらに、
データレジスタ８に読み込まれた値とアキュムレータ９
に格納されている値を比較し、データレジスタ８の値が
大きい場合には、アキュムレータ９にデータレジスタ８
の値を格納するとともに、テーブルレジスタ書き込み信
号１６を発生する命令を意味する機械語である。

【００２９】図３は、図２に示すプログラムを実行した
場合のタイミングチャ−トを示す。図３において、ＣＬ
Ｋはディジタル計算機のクロックパルス波となるシステ
ムクロック１４の波形、ＰＣＱはプログラムカウンタ１
の波形、ＩＲＱはインストラクションレジスタ３の波
形、ＡＡＬＵ１はアドレスアロケーションユニット５の
波形、ＸＲ０はデータレジスタ８の波形、ＡＣＣＲはア
キュムレータ９の波形、ＴＢＬＲ１、ＴＢＬＲ２、ＴＢ
ＬＲ３はそれぞれテーブルレジスタ１５の第１、第２及
び第３のバッファの波形、ＴＢＬＷＲはテーブルレジス
タ書き込み信号１６の波形である。

【００３０】図２に示すプログラムを図１の回路構成で
実施した場合の動作を図３のタイミングチャートに従っ
て説明する。尚、ｎ−４番地、ｎ−２番地、ｎ番地の命
令については従来例と動作は同じであるので説明は省略
する。

【００３１】以下に、ｎ＋２番地の比較命令を実行する
場合について説明する。命令の実行はパイプライン処理
となっており、例えばＣＬＫの立ち上がりＢに同期し
て、ｎ＋２番地の命令Ｒ０＝（Ａ０＋）；ｃｍｐｇ Ｒ
０；がインストラクションレジスタ３に読み込まれ、命
令が解読される。続いてＣＬＫの立ち上がりＣに同期し
て、アドレスアロケーションユニット５からアドレスが
出力される。ＣＬＫの立ち上がりＤに同期して、データ
メモリ４の内容がデータレジスタ８に格納され、ＣＬＫ
の立ち上がりＥに同期して比較器１０においてアキュム
レータ９の内容とデータレジスタ８の内容が比較され
る。

【００３２】一方、テーブルレジスタ１５の第１のバッ
ファ１５ａに、ＣＬＫの立ち上がりＣに同期してアドレ
スアロケーションユニット５の出力＜１００＞が格納さ
れる。同様にＣＬＫの立ち上がりＤに同期して、テーブ
ルレジスタ１５の第２のバッファ１５ｂに、これと共に
テーブルレジスタ１５の第１のバッファ１５ａの値＜１
００＞が転送され、テーブルレジスタ１５の第１のバッ
ファ１５ａにはアドレスアロケーションユニット５の出
力＜１０１＞が格納される。

【００３３】ＣＬＫの立ち上がりＥに同期して比較器１
０においてアキュムレータ９の値＜０＞とデータレジス
タ８の値＜３０＞が比較される。このときデータレジス
タ８の値が大きいため、テーブルレジスタ書き込み信号
１６を発生し、テーブルレジスタ１５の第３のバッファ
１５ｃは、前記テーブルレジスタ書き込み信号１６を受
けて、テーブルレジスタ１５の第２のバッファ１５ｂに
格納されている値＜１００＞を第３のバッファ１５ｃに
書き込む。一方、比較器１０は、データレジスタ８の内
容＜３０＞をアキュムレータ９に格納する。

【００３４】ｎ番地の命令ｄｏ ４，ｎ＋２は、ｎ＋２
番地の命令まで４回繰り返すことを意味しており、同様
に２回目乃至４回目が実行される。

【００３５】２回目は、ＣＬＫの立ち上がりＦに同期し
て比較器１０においてアキュムレータ９の値＜３０＞と
データレジスタ８の値＜１０＞が比較される。アキュム
レ−タ１０の値が大きいため、テーブルレジスタ書き込
み信号１６は発生されない。テーブルレジスタ１５の第
３のバッファ１５ｃは、テーブルレジスタ書き込み信号
１６を受けないため、そのままのデータが保持される。

【００３６】以上の動作を、データレジスタ８の値と、
アキュムレータ９の値とを比較器１０で比較判定するこ
とを繰り返す。繰り返しが終了すると、アキュムレータ
９にはデータメモリ８の１００番地乃至１０３番地に格
納されているデータのうちの最大値＜１００＞が格納さ
れており、また、テーブルレジスタ１５の第３のバッフ
ァ１５ｃには最大値＜１００＞が格納されているデータ
メモリ８のアドレス＜１０２＞が格納される。

【００３７】尚、本発明のテーブルレジスタは３段構成
のバッファを用いたが、この段数はパイプライン処理の
段数に依存されるものであり、本発明の内容を限定する
ものではない。

【００３８】また、本実施例においては、比較判定の基
準としては、データの最大値を求める場合を例に説明し
たが、最小値、絶対値の最小値及び最大値などを求める
場合にも適用できる。さらに、比較判定結果が等しい場
合にも、テーブルレジスタを書き替えることも可能であ
る。

【００３９】以上の説明が示す如く、比較判定命令の結
果により比較判定に用いられたデータが格納されている
アドレスを蓄積するテーブルレジスタを設けることによ
り、前記アドレスを格納する命令を実行する必要がな
く、プログラム実行の高速化を計ることが可能となる。

【００４０】

【発明の効果】本発明は以上の説明から明らかなよう
に、テーブルレジスタ及びテーブルレジスタ書き込み信
号を設け、比較器において、比較判定命令の実行時にデ
ータレジスタとアキュムレータの内容を比較し、データ
レジスタが所望の値である場合には、所望の値を新たに
アキュムレータに格納するとともに、テーブルレジスタ
書き込み信号をテーブルレジスタに送出する。これによ
ってテーブルレジスタはテーブルレジスタ書き込み信号
を受け、データレジスタのデータが格納されているデー
タメモリのアドレスを格納する。この結果、ＤＳＰのプ
ログラムで行っていた所望の値を与えるデータメモリの
アドレスを格納するという命令が削減でき、比較判定命
令実行と同時に、所望の値を与えるデータメモリのアド
レスをテーブルレジスタに格納することができる。結
果、比較演算を効率よく高速に行うことが可能となる。

【図面の簡単な説明】

【図１】本発明のテーブル検索装置を備えたディジタル
計算機の一実施例の概略構成図

【図２】本発明のテーブル検索装置を備えたディジタル
計算機において、比較判定命令を含んだプログラムの一
例

【図３】本発明のテーブル検索装置を備えたディジタル
計算機において、比較判定命令を実行した場合のタイミ
ングチャート

【図４】従来例のテーブル検索装置を備えたディジタル
計算機の概略構成図

【図５】従来例のテーブル検索装置を備えたディジタル
計算機において、比較判定命令を含んだプログラムの一
例

【図６】従来例のテーブル検索装置を備えたディジタル
計算機において、比較判定命令を実行した場合のフロー
チャート

【図７】比較判定命令の対象となるデータメモリの内容

【符号の説明】

４ データメモリ ５ アドレスアロケーションユニット ６ 第１のアドレスレジスタ ８ データレジスタ ９ アキュムレータ １０ 比較器 １５ テーブルレジスタ １５ａ 第１のバッファ １５ｂ 第２のバッファ １５ｃ 第３のバッファ １６ テーブルレジスタ書き込み信号

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０６Ｆ 9/38 ３１０ Ｊ (72)発明者 吉田 昭 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 演算に用いるデータが格納されているデ
   ータメモリと、該データメモリのアドレスを指定するア
   ドレスアロケーションユニットと、該アドレスアロケー
   ションユニットで指定された前記データメモリのデータ
   を格納するデータレジスタと、データの値の比較判定を
   行う比較器と、該比較器の判定結果に基づいて、所望の
   データを格納するアキュムレータと、前記アドレスアロ
   ケーションユニットから出力されるアドレスをテーブル
   レジスタ書き込み信号に従って格納するテーブルレジス
   タと、を備え、 前記比較器での、比較判定命令実行時に、所望のデータ
   が得られた場合、前記データを前記アキュムレータに格
   納させるとともに、前記テーブルレジスタ書き込み信号
   を発生させて、この信号に従って、前記データが格納さ
   れている前記データメモリのアドレスを前記テーブルレ
   ジスタに格納させることを特徴とするディジタル計算機
   におけるテーブル検索装置。
2. 【請求項２】 前記テーブルレジスタは、シリアルに接
   続された複数のバッファにより構成されており、該バッ
   ファは、パイプライン処理の所定のタイミングに従って
   前記アドレスアロケーションユニットから順次出力され
   るアドレスを格納及び次のバッファに転送し、前記バッ
   ファのうち最終バッファへのアドレスの書き込みは、前
   記テーブルレジスタ書き込み信号により決定されること
   を特徴とする請求項１記載のディジタル計算機における
   テーブル検索装置。