JP2012089947A - 画像縮小装置 - Google Patents

画像縮小装置 Download PDF

Info

Publication number
JP2012089947A
JP2012089947A JP2010232999A JP2010232999A JP2012089947A JP 2012089947 A JP2012089947 A JP 2012089947A JP 2010232999 A JP2010232999 A JP 2010232999A JP 2010232999 A JP2010232999 A JP 2010232999A JP 2012089947 A JP2012089947 A JP 2012089947A
Authority
JP
Japan
Prior art keywords
reduction
image
input
pixel
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010232999A
Other languages
English (en)
Inventor
Goji Muramatsu
剛司 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010232999A priority Critical patent/JP2012089947A/ja
Publication of JP2012089947A publication Critical patent/JP2012089947A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Abstract

【課題】縮小倍率が1/1〜1/2の範囲の縮小処理を、簡易な回路構成で実現できる画像縮小装置を提供する。
【解決手段】Nが4以上の2のべき乗であり、jが1以上N以下の整数である時、N/(N+j)の縮小倍率にて画像縮小を行う。出力画像の画素値は、第1データレジスタ112および第2データレジスタに格納される入力画素の画素値に対して、係数発生器で生成される係数を乗算器122,123にて掛け合わせ、その結果を加算器124で加算する重み付け補間演算にて求められる。上記重み付け補間演算を実施する際には、Nでの除算が発生するが、この除算は乗算器122,123または加算器124での右シフト処理によって行う。
【選択図】図1

Description

本発明は、入力画像を縮小して出力画像を得る画像縮小装置に関する。
入力画像を拡大縮小して出力画像を得る処理は、画像処理の分野では広く用いられており、端的な例では、パソコンでの印刷の操作における、画像ファイルのサイズ(縦横の画素数)と出力用紙のサイズとの整合を図る処理として使用されている。
画像の拡大縮小処理の具体的な処理方法としては、1つの端的な例として、最も汎用的な方法であるアフィン変換が挙げられる。尚、アフィン変換には回転処理も含まれるが、ここでは拡大縮小処理のみを説明する。アフィン変換は次の処理ステップで実行される。以下は、出力画像の画素座標(x、y)(x、yは整数)の画素値を求める場合を説明する。
(1) (x、y)に拡大縮小倍率e(eは一般的に実数)の逆数を乗じ、オリジナル画像(=入力画像)での対応する画素座標(a、b)を求める。この段階では、aとbは実数である。
(2) (a、b)はオリジナル画像の中では、一般的に整数座標値のグリッドには乗っておらず、対応する実画素は存在しない。ここで、最近傍の4箇所のグリッド上の画素値を参照し、(a、b)から各グリッドまでの距離に応じて重み付け加算を行い、座標(a、b)に於ける画素値を得る。
(3) ステップ(2)にて得られた画素値が、出力画像の画素座標(x、y)の画素値に相当する。
アフィン変換の実際の具体例としては、特許文献1等が挙げられる。
また、縮小処理の他の端的な例として間引き処理がある。例えば1/N(Nは整数)の縮小処理を実行する場合、画素をN個置きに出力すればよい(特許文献2)。他の端的なもう1つの例として、1/2縮小処理を実行するに際して、互いに隣り合う2点(主走査、副走査の双方を考えると4点)の相加平均を取って出力する方法がある。そして、これらの手段を多段処理する事により、ある程度任意の縮小倍率の画像縮小処理を実現する方法が提案されている(特許文献3)。
特開2010−109598号公報(2010年5月13日公開) 特開平4−3273号公報(1992年1月8日公開) 特開2010−93725号公報(2010年4月22日公開)
画像の拡大縮小処理の「具体的な実現方法」の観点から見てみると、アフィン変換は、回路規模が大規模なものとなってしまうといった問題がある。すなわち、アフィン変換は、少なくとも画像の1画面を格納する為のフレームメモリが必要になり、比較的大きな装置となるため、LSIへの画像拡大縮小処理の組み込みには不向きである。
次に、画像の拡大縮小処理を「利用・応用」の観点から考えて見ると、間引き等での処理では、縮小倍率が1/Nと離散的であり限定的であるといった欠点がある。
画像縮小処理の利用は、先に述べたパソコンの印刷処理以外にも、例えばパターンマッチ処理の前置処理が挙げられる。パターンマッチ処理は、画像処理で比較的多用される処理であり、2つの画像の類似性を計測する処理である。パターンマッチ処理が有効に働くためには、少なくとも2つの画像のサイズがほぼ等しい事が必須となる。そして、パターンマッチ処理では元々2つの画像の類似性は高く、サイズも極端な相違は生じない。従って、縮小倍率も1以下1/2以上程度が好ましい。
このようなマッチング処理に間引き等での処理を使用することを考えた場合、縮小倍率が1/Nに制限されるため、1以下1/2以上程度の縮小を必要とするマッチング処理への利用は困難である。
本発明は、上記の課題に鑑みてなされたものであり、特に縮小倍率が1/1〜1/2の範囲の縮小処理を、簡易な回路構成で実現できる画像縮小装置の実現を目的としている。
上記の課題を解決するために、本発明は、主走査方向および副走査方向の少なくとも一方において、入力画像を縮小して出力画像を得る画像縮小装置であって、出力画像の各画素値を、入力画像における近傍画素との相対距離に基づいた重み付け補間演算によって算出するものであり、Nが4以上の2のべき乗であり、jが1以上N以下の整数である時、画像を縮小する時の縮小倍率がN/(N+j)であり、上記重み付け補間演算を実施する際のNでの除算を右シフト処理によって行うことを特徴としている。
上記の構成によれば、出力画像の各画素値を、入力画像における近傍画素との相対距離に基づいた重み付け補間演算を行う際にNでの除算が必要となるが、Nが2のべき乗であることから除算器を必要とする事なく、右シフト演算のみで厳密な演算が可能となる。これにより、画像縮小装置における大幅な回路の簡素化が可能になる。
また、上記画像縮小装置では、縮小倍率を上記jの値を設定することによって変更可能である構成とすることができる。
また、上記画像縮小装置では、入力画像に対して、最初に主走査方向および副走査方向の何れか一方の縮小処理を行い、続いて他方の縮小処理を行う構成、あるいは、入力画像に対して、主走査方向の縮小処理と副走査方向の縮小処理とを一括して行う構成とすることができる。
また、上記画像縮小装置では、主走査方向の縮小倍率と副走査方向の縮小倍率とを異なる倍率に設定可能である構成とすることができる。
本発明は、N/(N+1)〜1/2の縮小倍率の縮小処理を、除算器を省略することで極めて簡易な構成で実現可能であり、画像縮小処理のLSIへの組み込みに極めて有益である。そして、間引き処理等による1/N縮小処理と組み合わせる事により、ほぼ任意の倍率の画像縮小処理を実現する事が出来る。
本発明の一実施形態を示すものであり、主走査方向の縮小処理を行う画像縮小装置の構成を示すブロック図である。 N=8、j=3の場合を例とする、本発明の縮小処理の論理的な考え方の基本を示す図である。 図2の処理をする上での実行上のタイミングチャートである。 本発明の一実施形態を示すものであり、副走査方向の縮小処理を行う画像縮小装置の構成を示すブロック図である。 N=8、j=1,2,4の場合における、本発明の縮小処理の論理的な考え方の基本を示す図である。 N=8、j=5〜7の場合における、本発明の縮小処理の論理的な考え方の基本を示す図である。 N=8、j=8の場合における、本発明の縮小処理の論理的な考え方の基本を示す図である。 本発明の一実施形態を示すものであり、縮小倍率を変更可能であり、主走査方向の縮小処理を行う画像縮小装置の構成を示すブロック図である。 本発明の一実施形態を示すものであり、縮小倍率を変更可能であり、副走査方向の縮小処理を行う画像縮小装置の構成を示すブロック図である。 本発明の一実施形態を示すものであり、主走査方向および副走査方向の縮小処理を行う画像縮小装置の構成を示すブロック図である。 本発明の一実施形態を示すものであり、主走査方向および副走査方向の縮小処理を行う画像縮小装置の構成を示すブロック図である。 図11に示す画像縮小装置の補間演算における入力画素と出力画素と野関係を示す図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
〔縮小処理の論理的な考え方の基本〕
本発明の画像縮小装置は、縮小倍率が1/1〜1/2の範囲の縮小処理を簡易な回路構成で実現するものであり、処理可能な縮小倍率はN/(N+j)とされている。ここで、Nは4以上の2のべき乗、jは1以上N以下の整数である。
まずは、N=8、j=3の場合を例にとり、図2を参照して、本発明の縮小処理の論理的な考え方の基本を示す。
N=8、j=3の場合では、縮小倍率は8/11であり、11個の入力画素に対して、8個の出力画素を生成する事となる。この時、11画素中の3画素を単に間引くだけでは、生成された画像にムラが生ずるため、距離に応じた重み付け補間を行い、画像にムラが生じない様にする必要がある。従って、入力画素列は等間隔であり、出力画素列も等間隔である必要がある。これは、図2の中で、「入力画素列」「出力画素列」として表現されている。
ここで、画素間の絶対的な距離は意味を持たず、出力画素の画素値は近傍の入力画素との相対的位置によって決まる。また、図の中での「重み付け」は、出力画素列の各画素(8*n+0)〜(8*n+7)の画素値を、近傍の入力画素との距離比に応じた重み付け補間処理で求める際の「重み」を示している。例えば、出力データ番号が(8*n+2)の出力画素は、入力データ番号が(11*n+2)の入力画素と(11*n+3)の入力画素の間に位置し、これら2つの入力画素間を2:6に内分する位置にある。このため、出力画素(8*n+2)の画素値を得る場合には、入力画素の(11*n+2)と(11*n+3)とを参照し、下記の(1)式の補間計算を行い算出する。尚、下記(1)式において、[x]は、データ番号が(x)の画素の画素値を示している。
[8*n+2]=2/8×[11*n+2]+6/8×[11*n+3] …(1)
ここで重要なのは、重み付け係数の分母が「全て」8(=N)となる点である。これは、N=8であれば、jが1以上N以下のどのような整数であっても成り立つ。分母が2のべき乗であるが故に、補間処理にて除算器を必要とする事なく、右シフト演算のみで厳密な演算が可能となっており、画像縮小装置における大幅な回路の簡素化が可能になる。回路構成については、後に詳細に説明する。
次に、図2の処理をする上での実行上のタイミングチャートを図3に示す。ここでは説明の便宜上、処理のレイテンシ(遅延時間)は1クロック、データ・イネーブルの論理は正論理(イネーブルが“1”の時のデータが有効)とする。また、画素番号は先頭の番号を抜粋して示している(例えば、入力データ番号が(11*n+0)の入力画素は入力画素0番とし、出力データ番号が(8*n+0)の出力画素は出力画素0番とする)。
先ず、入力画素0番のデータが入力される。この時点で出力画素0番を出力する事も可能だが、ここでは全体との出力条件の整合を取るため、敢えてこの時点での出力を見送る。すなわち、ここでの処理では、出力画素値を得るための2つの連続した入力画素が揃ってから出力を得ることを条件とする。次に、入力画素1番が入力される。この時点で、出力画素0番の画素値を得る為の条件が揃い、入力0番に対して係数8/8、入力1番に対して係数0/8を乗じて加算し、出力0番の画素値を得てこれを出力する(出力データ・イネーブル=1)。
次に、入力画素2番が入力される。この時点で、出力画素1番の画素値を得る為の条件が揃い、図2の係数に応じて重み付け加算を行い、出力画素1番を出力する。同様に、入力画素3番が入力された時点で出力画素2番を出力する。
次に、入力画素4番が入力されるが、入力画素3番と入力画素4番とが揃った時点では対応する出力はないので(図2参照)、画素は出力されない(出力データ・イネーブル=0)。出力画素3番は、入力画素5番が入力された時点で、入力画素4番と入力画素5番との重み付け加算によって求められ、出力される。以下、同様に出力画素7番まで出力され、以降これが繰り返される。
尚、上記では入力画素0番に対する出力は見送るものとして説明をしたが、見送らず(入力画素1番を待たずに)出力する方法もある(入力画素1番に対する重み付け係数が0であるため)。この2つの方法の相違は、入力画素数が11*m+1(mは整数)の時に顕著に現れる。入力画素数11*m+1に対して、8/11の縮小処理を施した場合、上記の方法によれば出力画素数は8*mとなる。一方、後者の方法によれば出力画素数は8*m+1となる。いずれの方法を採用することが好ましいかは、本願による画像縮小装置を使用した処理システム全体の仕様に依存する。
〔画像縮小装置の回路構成〕
次に、図2,3で説明した処理を実行するための画像縮小装置の回路構成について、図1を参照して説明する。
図1に示す画像縮小装置は、11進カウンタ110、第1データレジスタ112、第2データレジスタ113、係数発生器120、イネーブル制御器121、乗算器122・123、加算器124、出力レジスタ130を備えて構成されている。
11進カウンタ110は、入力データ・イネーブルが“1”の時のみクロック入力によってカウントアップし、カウント結果をカウント値信号111として出力する。本カウンタは、通常、リセット入力や水平同期入力により値0にリセットされる。第1データレジスタ112は最新の有効入力画素値を保持し、第2データレジスタ113は直前の有効入力画素値を保持する。係数発生器120は、カウント値信号111の入力値に応じて、値0〜8の係数値を乗算器122、同123に向け生成する。乗算器122・123および加算器124は、重み付け補間処理を実行する。
本実施の形態では、重み係数の分母が2のべき乗であり、割り算は右シフト処理で実行可能である点に特徴がある。これより、図1の回路において割り算器は不要であり、右シフト処理も本図上には明記される事もなく、回路が非常に簡略化されている。イネーブル制御121は、カウント値信号111、及び最新の入力データ・イネーブルから、出力データ・イネーブルの値を生成する。出力レジスタ130は、重み付け加算の結果、及びイネーブル制御121の生成結果を保持し、出力する。
以下、図1の回路における動作を説明する。例として、第1データレジスタ112に入力画素3番の画素値が格納されたとする。この時、第2データレジスタ113は入力画素2番の画素値が格納されており、又カウント値信号111にはカウント値“3”が出力されている。係数発生器120は、カウント値“3”に応じて、図2の定義に従い、乗算器122へは値“6”を、同123へは値“2”を生成する。これにより、乗算器122は入力画素3番の画素値に“6”を掛けた値を出力し、乗算器122は入力画素2番の画素値に“2”を掛けた値を出力する。加算器124は、乗算器122および123の出力を加算する。
尚、上記動作中では、さらに、“8”での割り算に相当する右シフト処理が必要であるが、この右シフト処理は、乗算器122および123の両方で行うか、あるいは、加算器124での加算後の結果に対して行ってもよい。
イネーブル制御121は、カウント値“3”に応じて、図2の定義に従い、値“1”を出力する。出力レジスタ130は、このイネーブル値“1”に応じて、加算器124の結果を保持、出力する事により、入力画素3番に対する一連の処理が完了する。
上記図1は入力画像を主走査方向に縮小するための構成であるが、副走査方向への縮小処理に用いられる回路構成を図4を参照して説明する。図4に示す回路は、図1に示す回路とほぼ類似した構成であるが、以下の点で異なっている。
まず、図4に示す回路は、図1の11進カウンタ110に代えて、11進カウンタ210を備えている。11進カウンタ210には、クロック信号の他に水平同期信号が入力され、水平同期信号入力がアクティブの時のみカウントアップし、カウント結果をカウント値信号111に出力する。本カウンタは通常リセット入力や垂直同期入力により値0にリセットされる。
さらに、図4に示す回路は、図1の第1データレジスタ112および第2データレジスタ113に代えて、データレジスタ212およびラインメモリ213を備えている。データレジスタ212は、第1データレジスタ112と同様に最新の有効入力画素値を保持する。一方、ラインメモリ213は、最新の入力画素より前の1ライン分の入力画素値を保持する。そして、ラインメモリ213は、データレジスタ212の出力画素の「真上の」画素の画素値を出力する。これにより、データレジスタ212およびラインメモリ213は、副走査方向に並んだ2つの入力画素の画素値を出力する。
図4の回路構成は、その他の構成は図1と同じであり、図1と同一の動作を行う。すなわち、副走査方向に並んだ2つの入力画素に対して重み付け補間処理を順次実行する。
上記説明は、図2に示すようにN=8,j=3の場合を例にとった場合の説明であるが、j=3以外の場合の処理は、図5〜7に示す重み付けに沿って行われる。図5はj=1,2,5の何れかの場合、図6はj=5〜7の何れかの場合、図7はj=8の場合を示している。尚、j=8の場合は、補間式の考え方は2通り存在し、いずれをよしとするかは場合による。1つは所謂「間引き」であり、もう1つは連続した入力2画素の相加平均を取る「バイリニア」である。このように、基本的にはj=3の場合と同様の考え方にて補間式は記述でき、重み付け係数の分母はjの値に関わらず何れも8(=N)である。
次に、縮小率を変更可能な(すなわち、jの値を変更可能な)画像縮小装置の回路構成について、図8,9を参照して説明する。図8は主走査方向の縮小を行う回路構成を示すものであり、図9は副走査方向の縮小を行う回路構成を示すものである。また、図8,9に示す回路は、図1,4に示す回路とほぼ類似した構成であるが、以下の点で異なっている。
まず、図8に示す回路は、図1の11進カウンタ110に代えて、2N進カウンタ310を備えている。さらに、図1の係数発生器120およびイネーブル制御121に代えて、係数発生器320およびイネーブル制御321を備えている。2N進カウンタ310、係数発生器320およびイネーブル制御321のそれぞれには、縮小率を示す信号が入力され、これによって縮小率を変更可能となっている。
上記縮小率入力には、1〜Nのいずれかの値が外部より入力され、これは「j」に相当する。2N進カウンタ320は、入力データ・イネーブルが“1”の時のみクロック入力によってカウントアップし、直前のカウント値がN+j−1の時は0に戻る。カウント結果はカウント値信号311として出力される。ここで、本カウンタはリセット入力や水平同期入力により値0にリセットされる。
係数発生器320は、カウント値信号311の入力値と縮小率入力「j」とに応じて、値0〜8の何れかの係数値を乗算器122、同123に向け生成する。イネーブル制御321は、カウント値信311、縮小率入力「j」、及び最新の入力データ・イネーブルから、出力データ・イネーブルの値を生成する。以下、図1と同様の動作を行う。
さらに、図9に示す回路は、図4の11進カウンタ110に代えて、2N進カウンタ410を備えている。さらに、図4の係数発生器120およびイネーブル制御121に代えて、図8と同様の係数発生器320およびイネーブル制御321を備えている。2N進カウンタ410、係数発生器320およびイネーブル制御321のそれぞれには、縮小率を示す信号が入力され、これによって縮小率を変更可能となっている。
2N進カウンタ410は、クロック信号の他に水平同期信号が入力され、水平同期信号入力がアクティブの時のみカウントアップし、直前のカウント値がN+j−1の時は0に戻る。カウント結果はカウント値信号311として出力される。以下、図1、図4、図8と同一番号のブロックは、各々と同一の動作を行う。
入力画像に対して、主走査方向と副走査方向との両方において縮小処理を行う場合には、最初に主走査方向の縮小処理を行い、続いて副走査方向の縮小処理を行う方法が考えられる。あるいは、最初に副走査方向の縮小処理を行い、続いて主走査方向の縮小処理を行っても良い。このような方法で画像縮小を行う装置構成を図10に示す。図10に示す画像縮小装置は先に主走査方向の縮小処理を行い、続いて副走査方向の縮小処理を行うものである。
図10に示す装置は、主走査方向の縮小処理を行う主走査縮小回路510と、副走査方向の縮小処理を行う副走査縮小回路511とが直列に接続された構成である。図10の構成では、主走査縮小回路510は図8に示した画像縮小装置(縮小率指定あり)であり、副走査縮小回路511は図9に示した画像縮小装置(縮小率指定あり)である。但し、主走査縮小回路510は図1に示す画像縮小装置(縮小率指定なし)を用いても良く、副走査縮小回路511は図4に示す画像縮小装置(縮小率指定なし)を用いても良い。ここで、一般的には主走査用の縮小率と副走査用の縮小率は同一であるが、異なってもよい。
また、入力画像に対して、主走査方向と副走査方向との両方において一括して縮小処理を行う構成とすることもできる。このような画像縮小装置の回路構成を図11に示す。
図11に示す画像縮小装置は、主走査方向用の2N進カウンタ310と副走査方向用の2N進カウンタ410とを備えている。2N進カウンタ310は入力データ・イネーブルが1の時にカウントアップし、直前の値がN+j−1の時は0に戻る。又、リセット又は水平同期信号入力にて0にリセットされる。従って、その出力であるカウント値信号311は水平方向カウント値に相当する。2N進カウンタ410は水平同期信号の入力時にカウントアップし、直前の値がN+j−1の時は0に戻る。又、リセット又は垂直同期信号入力にて0にリセットされる。従って、その出力であるカウント値信号411は垂直方向カウント値に相当する。
図11に示す画像縮小装置は、補間演算のための入力データ保持用に、第1データレジスタ112、第2データレジスタ113、ラインメモリ213、および第3データレジスタ214を備えている。第1データレジスタ112は最新の画素値を保持出力する。第2データレジスタ113は最新より1つ前の画素値を保持出力する。ラインメモリ213は最新の入力画素より前の1ライン分の画素値を保持し、最新の入力画素の真上の画素値を出力する。そして、第3データレジスタ214はさらにその1つ前の画素値を保持出力する。以上より、第1データレジスタ112の出力644は図12(a)の右下の画素の値に相当し、第2データレジスタ113の出力643は左下の画素の値に相当し、ラインメモリ213の出力642は右上の画素の値に相当し、第3データレジスタ214の出力641は左上の画素の値に相当する。
係数発生器620は、2N進カウンタ410から出される垂直方向カウント信号411と、2N進カウンタ310から出される水平方向カウント信号311とに基づき、4つの係数651〜654を生成する。第1データレジスタ112、第2データレジスタ113、ラインメモリ213、および第3データレジスタ214から出力される参照画素641〜644と係数651〜654との対応は、図12(b)に示す通りである。
ここで、厳密に係数651〜654の値を論ずる。水平方向カウント信号311に基づき、先ず係数aとbが決定される。そして、垂直方向カウント信号411に基づき、係数cとdが決定される。そして、最終出力の画素値は、以下の式にて計算される。尚、下記式において、[641]〜[644]は図11の出力641〜644によって示される画素値である。
最終画素値=c/8×(a/8×[641]+b/8×[642])
+d/8×(a/8×[643]+b/8×[644])
従って、4つの係数値は以下にして求められる。尚、下記式において、[651]〜[654]は図11の係数651〜654によって示される係数値である。
[651]=(c×a)/64
[652]=(c×b)/64
[653]=(d×a)/64
[654]=(d×b)/64
イネーブル制御621は、垂直方向カウント信号411と水平方向カウント信号311とに基づき、0又は1を出力する。先ず、水平方向カウント信号311より、水平方向の縮小処理があるか否かが判断される(図5〜7参照)。この時点で水平方向の縮小処理が無ければイネーブル制御621の出力は0となり最終出力は無い。そして、水平方向の縮小処理がある場合に、次に垂直方向カウント信号411より、垂直方向の縮小処理があるか否かが判断される。ここで、垂直方向の縮小処理がある場合に、初めて補間処理結果を最終出力として出力する。
加算器624は、4つの参照画素値641〜644の各々に対応する係数651〜654を乗じた結果の総和を求める。ここで、乗算器に入る係数は全てx/64の値であるが、係数として÷64を求めずに、加算器624の出力にて一括して÷64のシフト処理をしてもよい。後者の場合の方が演算精度は確保される反面、乗算器はビット幅の広いものを使用する必要が生じる。図11の画像縮小装置において、その余の動作は図1の装置の動作と同等である。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、N/(N+1)〜1/2の縮小倍率の縮小処理を行うことができ、パターンマッチ処理の前置処理等に利用することができる。
110,210 11進カウンタ
112 第1データレジスタ
113 第2データレジスタ
120,320,620 係数発生器
121,321,621 イネーブル制御
122,123 乗算器
124,624 加算器
130 出力レジスタ
212 データレジスタ
213 ラインメモリ
310,410 2N進カウンタ
510 主走査縮小回路
511 副走査縮小回路
214 第3データレジスタ

Claims (5)

  1. 主走査方向および副走査方向の少なくとも一方において、入力画像を縮小して出力画像を得る画像縮小装置であって、
    出力画像の各画素値を、入力画像における近傍画素との相対距離に基づいた重み付け補間演算によって算出するものであり、
    Nが4以上の2のべき乗であり、jが1以上N以下の整数である時、画像を縮小する時の縮小倍率がN/(N+j)であり、上記重み付け補間演算を実施する際のNでの除算を右シフト処理によって行うことを特徴とする画像縮小装置。
  2. 縮小倍率を上記jの値を設定することによって変更可能であることを特徴とする請求項1に記載の画像縮小装置。
  3. 入力画像に対して、最初に主走査方向および副走査方向の何れか一方の縮小処理を行い、続いて他方の縮小処理を行うことを特徴とする請求項1または2に記載の画像縮小装置。
  4. 入力画像に対して、主走査方向の縮小処理と副走査方向の縮小処理とを一括して行うことを特徴とする請求項1または2に記載の画像縮小装置。
  5. 主走査方向の縮小倍率と副走査方向の縮小倍率とを異なる倍率に設定可能であることを特徴とする請求項3または4に記載の画像縮小装置。
JP2010232999A 2010-10-15 2010-10-15 画像縮小装置 Pending JP2012089947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010232999A JP2012089947A (ja) 2010-10-15 2010-10-15 画像縮小装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232999A JP2012089947A (ja) 2010-10-15 2010-10-15 画像縮小装置

Publications (1)

Publication Number Publication Date
JP2012089947A true JP2012089947A (ja) 2012-05-10

Family

ID=46261128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232999A Pending JP2012089947A (ja) 2010-10-15 2010-10-15 画像縮小装置

Country Status (1)

Country Link
JP (1) JP2012089947A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019517688A (ja) * 2016-06-02 2019-06-24 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングConti Temic microelectronic GmbH 二枚の表示画像間の移行を割り出すための方法及び装置、並びに、車両

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214151A (ja) * 1995-02-07 1996-08-20 Fuji Film Micro Device Kk 画像サイズ変換装置
JP2001218026A (ja) * 1999-10-04 2001-08-10 Ricoh Co Ltd 画像処理装置および画像形成装置
WO2007102244A1 (ja) * 2006-03-07 2007-09-13 Neuro Solution Corp. 画像拡大縮小装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214151A (ja) * 1995-02-07 1996-08-20 Fuji Film Micro Device Kk 画像サイズ変換装置
JP2001218026A (ja) * 1999-10-04 2001-08-10 Ricoh Co Ltd 画像処理装置および画像形成装置
WO2007102244A1 (ja) * 2006-03-07 2007-09-13 Neuro Solution Corp. 画像拡大縮小装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019517688A (ja) * 2016-06-02 2019-06-24 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングConti Temic microelectronic GmbH 二枚の表示画像間の移行を割り出すための方法及び装置、並びに、車両

Similar Documents

Publication Publication Date Title
JP5914045B2 (ja) 画像処理装置、画像処理方法、及びプログラム
EP3242284A1 (en) Data acquisition module and method, data processing unit, driver and display device
CN106780336B (zh) 一种图像缩小方法及装置
JP4728744B2 (ja) 画像処理装置
JP2017191572A (ja) 画像処理装置及びその方法、プログラム
JP4480476B2 (ja) 画像処理装置および画像処理方法
JP2012089947A (ja) 画像縮小装置
JP4621944B2 (ja) 画像フィルタ装置、方法およびコンピュータプログラム
JP2012050009A (ja) 画像処理装置およびその制御方法
JP2018120536A (ja) データ補間装置及びその方法、画像処理装置
JP4775161B2 (ja) 画像処理装置、画像処理プログラム
JP2010033406A (ja) 画像処理装置、画像機器、画像処理方法
JP4790545B2 (ja) 画像処理装置、画像処理方法
JP5387289B2 (ja) 画像処理装置、画像処理方法およびそのプログラム
JP2004205922A (ja) 画素数変換方法及び画素数変換装置
CN105872306B (zh) 用于图像缩放的设备和方法
JP2010206301A (ja) 画像処理装置及び撮像装置
JP5997480B2 (ja) 画像処理装置、画像処理方法およびプログラム
JP6326914B2 (ja) 補間装置及び補間方法
CN116227507B (zh) 一种用于进行双线性插值处理的运算装置
JP5387288B2 (ja) 画像処理装置、画像処理方法およびそのプログラム
WO2023100372A1 (ja) データ処理装置、データ処理方法、及びデータ処理プログラム
CN108833872B (zh) 一种yuy2颜色空间快速缩放或放大的方法
JP2005128618A (ja) 除算器、露出制御装置および除算方法
JP2021189458A (ja) 装置、方法、及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317