JPS59119B2 - 音声応答装置 - Google Patents
音声応答装置Info
- Publication number
- JPS59119B2 JPS59119B2 JP51048415A JP4841576A JPS59119B2 JP S59119 B2 JPS59119 B2 JP S59119B2 JP 51048415 A JP51048415 A JP 51048415A JP 4841576 A JP4841576 A JP 4841576A JP S59119 B2 JPS59119 B2 JP S59119B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- audio information
- memory
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は音声応答装置内の同期用バッファメモリの読出
し、書込みを行なうディジタル形音声応答装置に関する
ものである。
し、書込みを行なうディジタル形音声応答装置に関する
ものである。
音声応答装置の同期用バッファメモリの機能は回転する
音声記憶装置から出力された音声情報をメモリにバッフ
ァしてそれを８ＫＨ２で読出している。
音声記憶装置から出力された音声情報をメモリにバッフ
ァしてそれを８ＫＨ２で読出している。
従来、このバッファの使い方は一定周期でかつ書込優先
でメモリにアドレス順に書き込み、一定周期（８ＫＨ２
）で読出している。読出しは書込みと非同期なので書込
が行なわれている間は読出しを−時待期させておく。こ
の方法は第１図に示すタイムチャートのようにライトタ
イムゾーンＡ、リードタイムゾーンＢを設け、Ｂゾーン
の時に読出しのタイミングが起こると読出しを行ない、
Ｂゾーン以外で読出しのタイミングが起こると次のＢゾ
ーンで読出しを行う。このような方法では回転体の記憶
装置のアクセスが高速となると第２図ａのタイムチャー
トに示すようにライトゾーンに読出しのサイクル（アク
セス）がオーバレイする可能性があり、また第２図ｂの
タイムチャートに示すようにリードサイクルが次のリー
ドタイミングとオーバレイすることが起こる。前者の場
合は書込みができず、また、後者の場合にはバッファメ
モリ処理後の２段レジスタで１サンプル抜けが生ずると
いう欠点があつた。本発明の目的は前記従来技術の欠点
を除去し、回転体の記憶装置が高速であつても同期用バ
ッファの機能を満足できるディジタル形音声応答装置を
提供することにある。
でメモリにアドレス順に書き込み、一定周期（８ＫＨ２
）で読出している。読出しは書込みと非同期なので書込
が行なわれている間は読出しを−時待期させておく。こ
の方法は第１図に示すタイムチャートのようにライトタ
イムゾーンＡ、リードタイムゾーンＢを設け、Ｂゾーン
の時に読出しのタイミングが起こると読出しを行ない、
Ｂゾーン以外で読出しのタイミングが起こると次のＢゾ
ーンで読出しを行う。このような方法では回転体の記憶
装置のアクセスが高速となると第２図ａのタイムチャー
トに示すようにライトゾーンに読出しのサイクル（アク
セス）がオーバレイする可能性があり、また第２図ｂの
タイムチャートに示すようにリードサイクルが次のリー
ドタイミングとオーバレイすることが起こる。前者の場
合は書込みができず、また、後者の場合にはバッファメ
モリ処理後の２段レジスタで１サンプル抜けが生ずると
いう欠点があつた。本発明の目的は前記従来技術の欠点
を除去し、回転体の記憶装置が高速であつても同期用バ
ッファの機能を満足できるディジタル形音声応答装置を
提供することにある。
本発明は、上記目的を達成するために、リードまたはラ
イトタイミングが起こる時点でタイミングが先に起こつ
た方を優先してアクセスするようにしたものである。
イトタイミングが起こる時点でタイミングが先に起こつ
た方を優先してアクセスするようにしたものである。
すなわち、一方がアクセスしている間に他の方のタイミ
ングが起こるとアクセスが終るまで待期し、アクセスが
終わり次第他方のアクセスを開始する。この方法によつ
て、従来のようなリードゾーンの巾だけリードサイクル
巾が生ずるおそれはなく効率よく書込み、読出しアクセ
ス（サイクル）が出来る。以下第３図〜第５図に従つて
本発明を詳細に説明する。まず、同期用バツフアメモリ
の動作を説明する前にこのバツフアメモリの周辺条件の
下に示す。
ングが起こるとアクセスが終るまで待期し、アクセスが
終わり次第他方のアクセスを開始する。この方法によつ
て、従来のようなリードゾーンの巾だけリードサイクル
巾が生ずるおそれはなく効率よく書込み、読出しアクセ
ス（サイクル）が出来る。以下第３図〜第５図に従つて
本発明を詳細に説明する。まず、同期用バツフアメモリ
の動作を説明する前にこのバツフアメモリの周辺条件の
下に示す。
（１）バツフアメモリへの情報は常時周期的に転送され
る。（２）バツフアメモリから情報読出しは少なくとも
一定周期の間に一度行なわれる。
る。（２）バツフアメモリから情報読出しは少なくとも
一定周期の間に一度行なわれる。
（３） リードタイミング周期はライトタイミング周期
より長い。
より長い。
次にバツフアメモリの動作を第３図によつて説明する。
リードタイミングＡがライトタイミングＤより先に起こ
る場合にリードサイクルＨが行なわれる。この間にライ
トタイミングＤが起こるが、これはリードサイクルＨが
終るまでこのＤ情報を待期させておき、リードサイクル
Ｈが終つた時点でライトサイクルＫを行う。続いてライ
トタイミングＥがリードタイミングＢよりも早く起こる
のでライトサイクルＬが行なわれる。この間にりードタ
イミングＢが起こるがこれはライトサイクルＬが終わる
まで待期してライトサイクルＬが終つた時点でリードサ
イクルＩを行う。このようにしてタイミングの先着信号
優先の記憶の読出しと書込みが次々と行なわれる。この
状態が前述した（１）、（２）の条件を満たすように検
討すると、（１）ではメモリのサイクルタイムがライト
タイミングの周期の％以下でなければならない。
る場合にリードサイクルＨが行なわれる。この間にライ
トタイミングＤが起こるが、これはリードサイクルＨが
終るまでこのＤ情報を待期させておき、リードサイクル
Ｈが終つた時点でライトサイクルＫを行う。続いてライ
トタイミングＥがリードタイミングＢよりも早く起こる
のでライトサイクルＬが行なわれる。この間にりードタ
イミングＢが起こるがこれはライトサイクルＬが終わる
まで待期してライトサイクルＬが終つた時点でリードサ
イクルＩを行う。このようにしてタイミングの先着信号
優先の記憶の読出しと書込みが次々と行なわれる。この
状態が前述した（１）、（２）の条件を満たすように検
討すると、（１）ではメモリのサイクルタイムがライト
タイミングの周期の％以下でなければならない。
これは第４図のタイムチヤートに示すようにライトサイ
クルがオーバレイすることを避けるためである。オーバ
レイすることは一定周期で連続してくる書込み情報の書
込みが出来ないことを意味している。また、ライトタイ
ミングの一周期の間に必ず１書込みが行なわれなければ
ならない。しかし、第３図から明らかな様に本発明では
必ず一周期内に書込みが行なわれることになる。また（
２）の場合では上述と同じようにしてリードタイミング
の一周期の間に必ず１読出しが行なわれることが第３図
のタイムチヤートより明白である。このように作られる
タイミングは第５図に示すようなシステム構成で実現で
きる。
クルがオーバレイすることを避けるためである。オーバ
レイすることは一定周期で連続してくる書込み情報の書
込みが出来ないことを意味している。また、ライトタイ
ミングの一周期の間に必ず１書込みが行なわれなければ
ならない。しかし、第３図から明らかな様に本発明では
必ず一周期内に書込みが行なわれることになる。また（
２）の場合では上述と同じようにしてリードタイミング
の一周期の間に必ず１読出しが行なわれることが第３図
のタイムチヤートより明白である。このように作られる
タイミングは第５図に示すようなシステム構成で実現で
きる。
このシステムは同期用バツフアメモリ１、待期レジスタ
２、バツフアレジスタ３、音声情報記憶装置４、メモリ
制御装置５を主として構成してある。図中、２６〜３３
はＭ４素子、３４〜３６ぱ０Ｒ素子を示し、１５はリー
ド信号変換部、１６はライト信号変換部を示す。また、
６は待期リード信号、７はりード可信号、８はライト可
信号、９は音声情報信号、１０はライト可音声情報信号
、１１は待期ライト信号、１２は待期ライト音声情報信
号、１３はリードサイクル信号、１４はライトサイクル
信号、１７はリード待期クロツク、１８はライトサイク
ルエンドクロツク、１９はライトサイクルクロツク、２
０はリードタイミングクロツク、２１はリードサイクル
クロツク、２２はライトタイミングクロツク、２３はリ
ードサイクルエンドクロツク、２４はライト待期クロツ
ク、２５は待避レジスタ可信号を示している。第５図の
如く構成された先着信号優先記憶装置を第３図のタイム
チヤートと共に説明する。
２、バツフアレジスタ３、音声情報記憶装置４、メモリ
制御装置５を主として構成してある。図中、２６〜３３
はＭ４素子、３４〜３６ぱ０Ｒ素子を示し、１５はリー
ド信号変換部、１６はライト信号変換部を示す。また、
６は待期リード信号、７はりード可信号、８はライト可
信号、９は音声情報信号、１０はライト可音声情報信号
、１１は待期ライト信号、１２は待期ライト音声情報信
号、１３はリードサイクル信号、１４はライトサイクル
信号、１７はリード待期クロツク、１８はライトサイク
ルエンドクロツク、１９はライトサイクルクロツク、２
０はリードタイミングクロツク、２１はリードサイクル
クロツク、２２はライトタイミングクロツク、２３はリ
ードサイクルエンドクロツク、２４はライト待期クロツ
ク、２５は待避レジスタ可信号を示している。第５図の
如く構成された先着信号優先記憶装置を第３図のタイム
チヤートと共に説明する。
第５図において、リードタイミングクロツク２０が第３
図Ａの如く起こるとライトサイクルが行なわれていない
のでライトサイクルクロツク１９がレベル「Ｌ］である
。したがつてリード可信号７が出力されこれがリード信
号変換部１５でリードサイクル信号１３が第３図Ｈの如
く起こり、メモリを制御してデータを読出す。第３図に
示すリードサイクルＨの間にライトタイミングクロツク
２０が第３図Ｄの如く起こると、リードサイクルＨが行
なわれているのでライト待期フラグをセツトする。ライ
ト可信号８はレベル［Ｌ」であるがこれを受けて待期レ
ジスタ町信号２５がレベル「Ｈ］となリバッフアレジス
タ３の内容を待期レジスタ２にバツフアする。第３図に
示すリードサイクルＨが終るとリードサイクルエンドク
ロツク２３がライト待期クロツク２４とともにレベル「
Ｈ］となり、待期ライト信号１１がレベル「Ｈ」となり
、その信号を受けて待期ライト音声情報信号１２が出力
され、一方待期ライト信号１１を受けたライト信号変換
部１６によつてライトサイクル信号１４が送られライト
音声情報信号１２がバツフアメモリに記憶される。続い
てライトタイミングクロツク２２が第３図Ｅの如く起こ
るとリードサイクルクロツク２１はレベル「Ｌ］なので
ライト可信号８がレベル「Ｈ」となり、音声情報信号９
がライト可音声情報信号１０としてメモリに記憶される
。第３図Ｌに示すこのライトサイクルが行なわれている
間にリードタイミングクロツク２０が第３図Ｂの如く起
こるとリード待期フラグをセツトする。またリード可信
号７は出力しない。ライトサイクルが終るとライトサイ
クルエンドクロツク１８とリード待期クロツク１７によ
り待期リード信号が生じてメモリにアクセスし、音声情
報を出力する。このように一連の動作はリードクロツク
、ライトクロツクの先に起きた方をメモリにアクセスす
る優先行を与えるような制御を行つている。このような
制御をすることによりさらに高速の回転体記憶装置のバ
ツフアメモリ設計が可能となる。上記実施例からも明ら
かなように本発明によれば、音声応答装置の回転体によ
る記憶装置からの出力をバツフアするメモリのサイクル
タイムを広げることができる。また、従来ライトタイム
の約３分の１のサイクルタイムを最悪要求されていたが
本発明の方式によつてライトタイムの約２分の１のサイ
クルタイムで行える。したがつて、今後回転体の記憶容
量がますます高密度になるにつれ本発明は特に有益であ
る。
図Ａの如く起こるとライトサイクルが行なわれていない
のでライトサイクルクロツク１９がレベル「Ｌ］である
。したがつてリード可信号７が出力されこれがリード信
号変換部１５でリードサイクル信号１３が第３図Ｈの如
く起こり、メモリを制御してデータを読出す。第３図に
示すリードサイクルＨの間にライトタイミングクロツク
２０が第３図Ｄの如く起こると、リードサイクルＨが行
なわれているのでライト待期フラグをセツトする。ライ
ト可信号８はレベル［Ｌ」であるがこれを受けて待期レ
ジスタ町信号２５がレベル「Ｈ］となリバッフアレジス
タ３の内容を待期レジスタ２にバツフアする。第３図に
示すリードサイクルＨが終るとリードサイクルエンドク
ロツク２３がライト待期クロツク２４とともにレベル「
Ｈ］となり、待期ライト信号１１がレベル「Ｈ」となり
、その信号を受けて待期ライト音声情報信号１２が出力
され、一方待期ライト信号１１を受けたライト信号変換
部１６によつてライトサイクル信号１４が送られライト
音声情報信号１２がバツフアメモリに記憶される。続い
てライトタイミングクロツク２２が第３図Ｅの如く起こ
るとリードサイクルクロツク２１はレベル「Ｌ］なので
ライト可信号８がレベル「Ｈ」となり、音声情報信号９
がライト可音声情報信号１０としてメモリに記憶される
。第３図Ｌに示すこのライトサイクルが行なわれている
間にリードタイミングクロツク２０が第３図Ｂの如く起
こるとリード待期フラグをセツトする。またリード可信
号７は出力しない。ライトサイクルが終るとライトサイ
クルエンドクロツク１８とリード待期クロツク１７によ
り待期リード信号が生じてメモリにアクセスし、音声情
報を出力する。このように一連の動作はリードクロツク
、ライトクロツクの先に起きた方をメモリにアクセスす
る優先行を与えるような制御を行つている。このような
制御をすることによりさらに高速の回転体記憶装置のバ
ツフアメモリ設計が可能となる。上記実施例からも明ら
かなように本発明によれば、音声応答装置の回転体によ
る記憶装置からの出力をバツフアするメモリのサイクル
タイムを広げることができる。また、従来ライトタイム
の約３分の１のサイクルタイムを最悪要求されていたが
本発明の方式によつてライトタイムの約２分の１のサイ
クルタイムで行える。したがつて、今後回転体の記憶容
量がますます高密度になるにつれ本発明は特に有益であ
る。
【図面の簡単な説明】
第１図はデイジタル形音声応答装置の同期用バツフアメ
モリの働きを示したタイムチヤート、第２図ａはライト
タイミング周期が短いためにライトサイクルとリードサ
イクルがオーバレイした状態を示すタイムチヤート、第
２図ｂはライトタイミング周期が短いためリードゾーン
時間は短縮されリードサイクルとリードタイミングがオ
ーバレイした状態を示すタイムチヤート、第３図は本発
明におけるバツフアメモリの動作説明をするタイムチヤ
ート、第４図はライトタイミングとライトサイクルのオ
ーバレイの条件を説明するためのタイムチヤート、第５
図は本発明の一実施例を示す先着信号優先記憶装置の構
成図である。 １・・・・・・同期用バツフアメモリ、２゜゜゜゜゜゜
待期レジスタ、３・・・・・・バツフアレジスタ、４・
・・・・・音声情報記憶装置、５・・・・・・メモリ制
御装置、１５・・・・・・リード信号変換部、１６・・
・・・・ライト信号変換部、２６〜３３・・・・・−Ａ
ＮＤ素子、３４〜３６・・・・・・０Ｒ素子。
モリの働きを示したタイムチヤート、第２図ａはライト
タイミング周期が短いためにライトサイクルとリードサ
イクルがオーバレイした状態を示すタイムチヤート、第
２図ｂはライトタイミング周期が短いためリードゾーン
時間は短縮されリードサイクルとリードタイミングがオ
ーバレイした状態を示すタイムチヤート、第３図は本発
明におけるバツフアメモリの動作説明をするタイムチヤ
ート、第４図はライトタイミングとライトサイクルのオ
ーバレイの条件を説明するためのタイムチヤート、第５
図は本発明の一実施例を示す先着信号優先記憶装置の構
成図である。 １・・・・・・同期用バツフアメモリ、２゜゜゜゜゜゜
待期レジスタ、３・・・・・・バツフアレジスタ、４・
・・・・・音声情報記憶装置、５・・・・・・メモリ制
御装置、１５・・・・・・リード信号変換部、１６・・
・・・・ライト信号変換部、２６〜３３・・・・・−Ａ
ＮＤ素子、３４〜３６・・・・・・０Ｒ素子。
Claims (1)
- １ 磁気ディスク等の高速回転する音声情報記憶装置と
、該音声情報記憶装置の出力部に設けたバッファレジス
タと、該バッファレジスタを介して得た音声情報を記憶
する同期用バッファメモリと、該バッファメモリへの音
声情報の書込み、読出しを制御するメモリ制御装置と、
前記バッファレジスタと同期用バッファメモリとの間に
設けられ、該同期用バッファメモリへの書込みが行なわ
れている間は該同期用バッファメモリからの読出しを待
期させ、書込みと読出しの非同期の周期的なタイミング
のオーバレイを避けるための待期レジスタとを備え、前
記音声情報記憶装置から連続的に、かつ一定周期で出力
される音声情報を、前記メモリ制御装置からの指令信号
にもとずいて同期用バッファメモリに一定周期間隔内に
書込みあるいは読出す如く制御し、該書込み、読出しタ
イミングが先に起きた方を優先して同期用バッファメモ
リにアクセスするように構成したことを特徴とする音声
応答装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51048415A JPS59119B2 (ja) | 1976-04-30 | 1976-04-30 | 音声応答装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51048415A JPS59119B2 (ja) | 1976-04-30 | 1976-04-30 | 音声応答装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52132606A JPS52132606A (en) | 1977-11-07 |
| JPS59119B2 true JPS59119B2 (ja) | 1984-01-05 |
Family
ID=12802665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51048415A Expired JPS59119B2 (ja) | 1976-04-30 | 1976-04-30 | 音声応答装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365429U (ja) * | 1986-10-17 | 1988-04-30 |
-
1976
- 1976-04-30 JP JP51048415A patent/JPS59119B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365429U (ja) * | 1986-10-17 | 1988-04-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52132606A (en) | 1977-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5843777B2 (ja) | 回転形磁気記憶装置 | |
| JPS59119B2 (ja) | 音声応答装置 | |
| JPH06103026A (ja) | メモリシステム | |
| JPS6074033A (ja) | 命令読出し方式 | |
| JP2626112B2 (ja) | マイクロプロセッサ | |
| JPH07311842A (ja) | 画像記憶装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0133862B2 (ja) | ||
| JPS63267060A (ja) | 画情報バツフア制御方法 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JP3063945B2 (ja) | 時分割スイッチ制御方式 | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JPS6041098A (ja) | 音声編集制御装置 | |
| JPS5919376B2 (ja) | バツフアメモリのコントロ−ル方式 | |
| JP2000339951A (ja) | メモリアクセスシステム及び方法並びに媒体 | |
| JP2982611B2 (ja) | 画像処理装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS61259289A (ja) | 表示制御装置 | |
| JPH05298248A (ja) | データ転送制御方式 | |
| JPH05324454A (ja) | メモリアクセス制御装置 | |
| JPS58101359A (ja) | 情報フアイルのアクセス方式 | |
| JPH01321540A (ja) | インタフェース回路 | |
| JPS63188883A (ja) | 記憶装置 | |
| JPH0293849A (ja) | 記録データ転送制御装置 | |
| JPH0675905A (ja) | バス変換方式 |