JPS59119942A - 交信装置 - Google Patents

交信装置

Info

Publication number
JPS59119942A
JPS59119942A JP58240769A JP24076983A JPS59119942A JP S59119942 A JPS59119942 A JP S59119942A JP 58240769 A JP58240769 A JP 58240769A JP 24076983 A JP24076983 A JP 24076983A JP S59119942 A JPS59119942 A JP S59119942A
Authority
JP
Japan
Prior art keywords
data
line
handshaking
communication
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58240769A
Other languages
English (en)
Other versions
JPH0475700B2 (ja
Inventor
トム・エム・フエリオ
カレイ・ビ−・ウイルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS59119942A publication Critical patent/JPS59119942A/ja
Publication of JPH0475700B2 publication Critical patent/JPH0475700B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は交信装置に関する。特に、本発明は主として小
形計算装置および互換周辺装置、具体的には、手持ちも
しくは折りかばんによる携帯用装置に関する。計算機の
能力を増しかつ計算機の欠錠さおよび価格を低減すると
いう現今の傾向に伴い、手持ちもしくは折りかばんによ
る携帯用計算機のような新形式の計算機が市場に出回っ
てきた。
この新型データ処理装置は通常データ処理装置に関連す
る入力、計算および出力のようなすべての機能を行ない
、周辺装置と相互に作用する能力を有する。ここで周辺
装置としては、マスメモリ装置、付加的な入力装置およ
び付加的出力装置などがある。
この種の新形式データ処理装置では、データ交信に関し
特定の問題が生じる。データ処理装置そのものが小形で
軽く同様に小形で軽重量の周辺装置と通常は組み合せら
れるので、これらの装置には、最小限の必要データライ
ンもしくは制御ラインまたは両方を用いて充分高速なデ
ータ交換を行う交信パス構造が必要とされる。一般に、
かかる交信パスに含まれる個別ラインの数とデータの交
信速度との間の兼合いが要求される。交信ラインの数が
多いほど交信装置のデータ交信速度に対する要求は大き
くなる。データ交換のためのデータラインに加えて、交
信バスもメツセージの始まりやデータライン上のデータ
が有効である時を示す制御信号を伝送するための付加的
ラインを含まなければならない。普通、かかる装置には
、交信の仕掛りを示すのに専用的に用いられる1本以上
の交信パスと伝送データが有効な時および伝送データが
適切に受信されたことを示すための複数の交信ラインと
が必要とされる。
データラインの数とデータ伝送速度との間の関係は分っ
ているから、データラインをどの程度複雑にすればどの
程度の伝送速度が得られるか技術的に分る。しかしなが
ら、ディジタル信号のみの使用を損うことなく1本以上
の制御ラインが複数の機能を行うような仕方でこれら制
御ラインの数を低減できれば、上記のような複雑性とデ
ータ伝送との間に有利な技術的兼合いが新たに達成され
得る。
本発明の目的は、小形の携帯用データ処理装置および関
連周辺装置に適用される交信パス装置であって、パスの
複雑性とデータ交換との間の技術的兼合いを改善するた
めに制御ラインと制御互換性とに加えられる要件を極力
低減した交信装置を提供することにある。かかる低減化
は各制御ラインに1つ以上の機能を与えることによって
達成される。
本発明の一実施例では、発信装置がデータラインへ有効
なデータを与える時を示すのにハンドシエイキング(b
andshake )ラインが使用される。
発信装置はまずこのハンドシエイキンクライ71C所定
期間だけ所定電圧を与える一方、同時に、データライン
へ有効データを送る。上記所定期間の終端では、発信装
置は最早やハンドシエイキングラインを所定電圧に保持
しない。交信が行なわれる各装置は、このハンドシエイ
キングライン上の電圧を検出する装置を有している。ハ
ンドシェイキングライン上の所定電圧を検出すると、各
周辺装置もハンドシェイキングライン上に所定電圧を与
える。さらに、各周辺装置はデータライン上のデータを
検出する。データライン上の信号の検出が完了した後、
周辺装置は所定電圧をノーンドシエイキングラインから
切り離す。しかして、データライン上のデータの検出を
最後に完了する装置がかかるデータ検出を完了し終るま
でノヘントシエイキングラインは所定電圧を保持する。
また、発信装置は、ハンドシエイキングライン上の電圧
を検知する検出器、特に、バスに接続される全装置によ
りハンドシエイキングラインが所定電圧から切り離され
た時を検知する検出器も備える。この切り離し時点で、
発信装置はデータラインからデータ信号を取り除くので
その後はデータライン上の信号は最早や有効でなくなる
。次のデータ伝送まで、発信装置はこの状態を保つ。
本発明の他の実施例では、交信バスはパス利用ラインを
含み、主装置はこのラインを用いて交信中の従装置群の
すべてと交信する。このような装置では、従装置の中の
少なくともいくつかが主装置に対し装置サービス要求を
通知できる。本発明によれば、このサービス要求は従装
置からなされ、このためには、主装置がパス利用ライン
に所定電圧を与えることによって交信中であるのを示し
たのと同様に、従装置がパス利用ラインへ所定電圧を与
える。パス利用ライン上のこの従装置による信号を検出
すると、主装置はサービス要求を許される従装置につい
てポーリング(pol]、)を行ないどの従装置がサー
ビス要求をしたか検知する。要求従装置が定まると、主
装置と従装置との間に交信が成立して従装置に対する適
切なサービスがなされる。
以下、実施例により本発明の詳細な説明する。
第1図は本発明に従って構成された交信装置のブロック
図を示す。交信装置100は交信バス101と交信バス
101のラインに並列に接続された数個の装置とを備え
る。
交信バス101は複数本の個別パスラインからなり、こ
hら個別パスラインは複数本のデータライン102を含
む。第1図にはデータラインDO。
DI、D2およびDろからなるデータライン102が示
されている。図示のように、交信バス101は4ビツト
のデータを同時に転送する。これよりも増減したデータ
ビットを同時転送するには交信バス101のデータライ
ンの数を増減すればよい、。
さらに、交信バス101は制御電圧ラインおよび基準電
圧ラインを含む。すなわち、交信バス101はハンドン
エイキングライン103を含み、後に詳に10に説明す
るように、交信バス101に接続した装置は、このハン
ドシエイキングライン103を用いて、転送装置からデ
ータライン102に与えられたデータが有効である期間
を制御する。また、交信バス101はパス利用ライン1
04も含む。交信バス101に接続された装置のうちの
一つ(主装置という)は、このパス利用ライン104を
用いて、交信バス101に接続された他の装置(従装置
という)に交信が進行中であることを知らせる。さらに
、後述する本発明の一実施例においては、従装置のうち
のあるものはこのパス利用ライン104を介して主装置
にサービス要求を送ることができる。最後に、交信バス
101は正基準電圧と接地電位からなる基準電圧ライン
105を含む。
図示の交信装置100は主装+N106と、従装置A1
07と、従装置B108と従装置C109とを有する。
本発明に従い、各装置は交信バス101の各ラインに並
列に接続される。このような構成により、各装置は他の
どの装置が交信バス101のどのラインに信号を与えて
もその信号に応答可能となる。したがって、発生する特
定の交信に応じて各装置は送信器もしくは受信器として
動作できる。
第2図は交信バス101に接続される装置200の構成
を示すブロック図である。すなわち、主装置106、従
装置A107、従装置B108および従装置0109の
それぞれが第2図のように構成される。
装置200は三つの主要部からなる。一つは供給部20
5であり、これは記憶装置、出力装置、入力装置もしく
は機械制御装置のような装置で構成される。この主要部
205は、第2図に示す他の部分が制御に用いられるの
に対し、実際の作動部として機能する。本発明の交信装
置は種々の供給部205と共に使用可能であるから、供
給部についてのさらに詳細な説明は省略する。
制御部210は供給部205と交信ラインバッファ部2
20との間のデータ交換を監視する。制御部210は入
力バッファからの信号に応答し、交信バス101上の信
号に適宜芯じるため出力バッファに信号を送る。また、
制御部210は情報交換を制御する論理を含む。制御部
210を特定目的の論理で構成してもよいが、好ましく
は1個以上の読み出し専用記憶装置チップを伴うワンチ
ップマイクロプロセサまたは読み出し専用記憶装置を含
むワンチップマイクロコンピュータで構成する。このよ
うな組み合せに用いられる読み出し専用記憶装置は制御
プログラムを有して本発明に必要な論理機能を行なう。
バッファ部220は装置200と交信バス101との間
のインターフェースを含む。すなわち、バッファ部22
0はデータライン102のそれぞれに出力を与える出力
バッファ222゜224.226および228を有する
。また、データライン102には入力バッファ232.
’34゜236および238がそれぞれ接続さねろ。出
力バッファ240は装FF 200からの出力を/〜ン
ドシエイキングライン103に接続し、一方、入力バッ
ファ245はハンドシエイキングライン103からの入
力を装置200へ与える。同様に、装置200は出力バ
ッファ250および人力バッファ255を介してバス利
用ライン104へ接続される。
後に第3図を用いて説明するが、高電圧が非作動状態に
対応し低電圧もしくは接地電位が作動状態に対応するよ
うな負論理形式を用いるとよい。
図示の装置200の出力バツファ222,224゜22
6.228.240および250は他の装置の出力バッ
ファ及び入力バッファと共に互いに並列に交信パス10
1のラインに接続されているので、交信ラインのいずれ
か一つに接続された他の出力バッファの状態と無関係に
この交信ラインを作動状態にするためには、この交信ラ
イン上のいずれかのバッファを作動させればよい。そし
て、ノ々ツファを作動させるには、低電圧もしくは接地
電位の作動信号および高電圧の非作動信号とを与える。
特定の交信ラインに接続されたいずれかの出力バッファ
を低電圧もしくは接地電位の作動状態にするには、交信
ラインに接続されたオペでの出力バッファが非作動状態
で高出力インぎ−ダンスを有することが必要である。か
かる要求を満たすため、出力バッファがバイポーラ半導
体装置からなる場合はオープンコレクタ出力を使用し、
出力バッファがモス(metal oxide sem
iconductor)装置からなる場合はオーツ0ン
ソース出力を使用する。
、   次に、第6図の波形図を用い、ハンドシエイキ
ングラインに関して本発明の詳細な説明する。第3図は
本発明による交信の簡単な例を示している。
同図において、信号図乃至(E)はそれぞれ非作動状態
が高電圧で作動状態が低電圧である負論理形式にもとづ
いており、囚はパス利用ライン上の信号、(B)はハン
ドシエイキングライン103上の合成信号、(C)乃至
fF)はそれぞれ主装置および従装置A乃至Cの出力バ
ッファ240への入力を示す。
接地電位のような所定の電圧を出力バッファ250を介
してパス利用ライン104へ供給する主装置によって交
信が開始される。各従装置の人力バッファ255は時刻
t。でこの状態変化を検出してそれぞれの装置を作動さ
せる。また、時刻toもしくは若干週れて、主装置の出
力バッファ240は所定の電圧をハンドシエイキングラ
イン103へ与えてハンドシエイキングライン103を
作動状態とする(第6図の(C)参照)。ハンドシエイ
キングライン103上の高から低へのこの遷移は各従装
置の入力バッファ245によって検出される。ハンドシ
エイキングライン103上の作動状態を検出すると、各
従装置もそれぞれの出力バッファ240を作動してハン
ドシエイキングライン103を作動状態とする(第6図
の(D)乃至CF)参照)。従装置のこのような応答は
若干の遅れを伴うが第6図には図示していない。
主装置は所定期間だけハンドシエイキングライン103
に所定電圧を供給し、時刻tよ後はハンドシエイキング
ライン103を作動状態としない。
しかし、前述のように、各従装置もハンドシエイキング
ライン103に作動信号を与えているのでハンドンエイ
キングライン103上の合成信号Bは作動状態を保持す
る。
主装置によってハンドシエイキングライン103に作動
状態が与えられると同時に、主装置は出力バッファ22
2.224.226および228を介して交信パス10
1のデータライン102にも有効データ信号を供給する
。出力データはデータライン102を介して伝送できる
ものであればどんなディジタル状態でもよい。この出力
データの図示は省略する。ハンドシエイキングラインの
作動状態によって、データライン102上の信号が有効
であることをすべての受信装置へ知らせる。主装置によ
るハンドシエイキングライン103への作動信号の供給
が所定期間後の時刻t1で終っても、第3図の(D)乃
至(F)のように各従装置が作動状態信号を与えるので
ハン「ンエイキングライン103は作動状態を継続する
。主装置の入カパツファ245はハンーシェイキングラ
イン103上のこの作動状態を検出しデータライン10
2への有効信号の供給を継続する。
時刻t2で従装置Aはデータライン1(12上の信号の
検出を完了するのでハンドシェイキングライン103へ
の作動信号の供給を解除する。しかし、従装#Bおよび
Cによって作動信号が依然としてハンドシエイキングラ
イン103へ与えら第1るので、ハンドシェイキングラ
イン103上の合成信号は作動レベルを保つ。時刻t3
で、従装置Bは’?−タライン102へ供給されるデー
タ信号の検出を完了する。その後、従装置Aに関して述
べたのと同様に従装置Bはハンドシェイキングライン1
03への作動信号の供給を解除する。その後は、従装置
Cのみがハンドシェイキングライン上の作動信号を保持
する。時刻t4で、従装rt Cはデータライン102
へ供給されるデータ信号の検出を完了しハンドシェイキ
ングライン103への作動信号の供給を解除する、この
時点でハンドシエイキングライン103は最早や作動状
態を保ちえず時刻t4から非作動レベルになる。ハンV
シエイキングライン103の作動レベルからの解除が検
出されると、主装置は最早や有効データ信号をデータラ
イン102へ供給しない。
本発明では、交信開始時に主装置が送る最初のデータは
装置コードである。各従装置は所定の装置コードを有し
この装置コードによって特定の従装置が判別される。主
装置は交信がなされる特定の従装置を決め、それからそ
の特定の従装置の装置コードに対応するデータをまず送
る。この特定従装置の装置コードの伝送後は、バス利用
ライン104が非作動になり次に再び作動するまで当該
伝送装置コードに相当しない装置コードを有す従装置は
最早や交信グロトコールには関与しない。
すなわち、かかる従装置はハンドシエイキングライン上
の信号を検出しないし、その上、作動信号レベルを検出
してもハンドシエイキングラインに作動信号レベルを与
えない。
第3図に示す簡単な例では、装置コードがデータライン
数以上のピットを有さずしたがって装置コードは一回の
ハンドシエイキングサイクルで伝送されると想定してい
る。もし装置コードがデータライン数よりも多いビット
数を有すると、装置コードを送るのに複数のハンドシエ
イキングサイクルが必要となろう。このような場合は、
すべての装置コードが伝送されるまで各従装@はすべで
のハンドシエイキングサイクルに関与しなければならな
い。さらに、どの装置が認めた装置コードでも指定する
ことが望ましいので、主装置は全従装置と同時に交信す
ることになってしまう。
第6図の交信では、伝送される装置コードは従装置Bに
対応する。したがって、従装置Bのみが主装置との交信
を続ける。
装置コードの伝送後に、主装置は先に送られた装置コー
ドにより決まる従装置へデータもしくは指令または両者
を送る準備がでりる。第6図の簡単な例はこの目的のた
めの1ハンドンエイキングサイクルのみしか示してない
が、同じ目的のために複数のハンドシエイキングサイク
ルを用いることもできる。したがって、主装置は時刻t
5にハンドシエイキングライン103に作動信号を与え
る。前述のように、主装置は所定期間の終端である時刻
t6マでだけハンドシエイキングライン103上の作動
信号を保持する。ハンドシェイキングライン103への
作動信号の供給を検知すると、指定された従装置Bもハ
ンドシエイキングライン103へ作動信号を与える。な
お、指定されない従装置tAおよびCはこのハンドシエ
イキングの交換には最早や関与しない。最初のデータに
関して先に説明したように1従装置Bは主装置から送ら
れ・たデータを検出するまでハンドシエイキングライン
103を作動レベルに保つ。そこで、時刻t、に従装[
Bはハンドシェイキングライン103を作動レベルから
解放し、ハンドシェイキングライン103を非作動レベ
ルとする。
このハンドシエイキングノロト コールによって得られ
る利点は1番目の伝送データと2番目の伝送データとを
比較することにより理解できる。すなわち、1番目のデ
ータ伝送の場合はデータライン102へ与えられたデー
タを最も遅く検知するのは従装置Cであった。従装置C
はハンドシエイキングライン103を制御し、データラ
イン102上のデータの検知が完了する時刻t4までハ
ンドシエイキングライン103へ作動信号を供給し続け
たので、この最初のデータ交信は最も遅い装置の速度で
発生する。なお、ハンドシエイキングライン103を作
動信号レベルに保持することによって発信装置がデータ
ライン102へ有効データを送り続けるように装置を上
述の如く組み合せているので、最も遅い装置の検知期間
よりも長く選定された所定期間に亘り、発信装置がデー
タライン102へ有効データ信号を自動的に供給し続け
る必要はない。何故なら、データを最も遅く検知する装
置がデータ検知を行なうと、作動信号の供給の解除の後
に、この装置が発信装置をハンドシエイキングライン1
03へつなぐからである。したがって、発信装置がハン
ドシエイキングライン103を作動信号レベルに保持す
るのに必要な所定期間は、各装置がハンドンエイキング
ラインに与えられた作動信号レベルを検知しかつハノド
シエイキングラインに作動信号レベルを供給するのに充
分な長さでありさえすればよい。
装置コードを最初に伝送するには最も遅い装置が交信バ
スへ与える検知時間に等しい時間が必要で、この時間は
発信装置へ知らされる。装置コードの伝送後は、交信パ
スに接続された指定装置のみがハンドシエイキング信号
の交換に関与する。
したがって、指定従装置へ最初のデータ信号を伝える場
合は、時刻t5と11との間隔が時刻t。とt4との間
隔よりも短かく、この短かい間隔が指定従装置の短かい
データ検知時間に相当する。
第6図は指定された従装置がいくつかのデータを主装置
へ送り返さなければならない場合を示し、例えば、読み
出された指命がマスメモリへ伝送される場合を示してい
る。なお、第3図ではこの返送が1ハンドシエイキング
サイクルが完了しているが、一般的には、従装置は所望
のデータ伝送を行うのに該従装置の制御下にある複数の
ハンドシエイキングサイクルを必要とする。このような
場合を第3図の時刻t8からtllに示す。すなわち、
時刻t8で、従装置Bがハンドシェイギングライン10
3へ作動信号レベルを与え、時刻tloまでの所定期間
この作動信号レベルを保持する。先に述べたように、主
装置はハンドシェイキングライン103への作動信号レ
ベルのかかる供給を検出し、これにより主装置の出力バ
ッフ了240もハンドシエイキングライン103へ作動
信号レベルを与える。この場合、主装置がデータライン
102へ供給されたデータを検知し有効に検出するのに
時刻t9までの期間しか必要としない。したがって、時
刻t9で主装置はハンドシェイキングライン103への
作動信号レベルのかかる供給全解除する0しかしながら
、この期間はデータ伝送の際の従装置Bによる作動信号
の最初の供給に要する所定期間より短かい。それ故、従
装@Bは時刻t、oまでハンげシエイキングライン10
3への作動信号レベルの供給を継続する。ハンドシェイ
キングライン103への作動信号レベルのかかる供給が
解除されると、ハンドシエイキングライン103上の信
号は非作動レベルへ戻る。このことからデータ交換の速
さを制御するのは昂も遅い装置であることがわかる。こ
の例では、時刻t8からtloに亘ろ所定のハンぜシエ
イキングライン遷移期間を有する発信従装置WBが最も
遅い装置である。この期間より短かい期間で、主装置は
データライン102へ供給された有効データを検知でき
るので、従装置Bの所定期間の終端でデータ伝送が完了
する。
この簡単な例の場合、従装置Bから主装置への返送の完
了をもって、必要な全交信が完了する。
したがって、時刻tllで、主装置はバス利用ライン1
04への作動信号レベルの供給を解除する。
その後、バス利用ライン104上の信号は非作動レベル
へ移る。これによって、すべての従装置がリセットされ
るので、バス利用ライン104上の次の作動状態の後食
なくとも装置コードが伝送されるまで全従装置はいずれ
の交信にも関与できる。
第4図はある従装置が主装置からのサービスを要求する
場合の通常の例を示す。第4図のFA)にこの従装置サ
ービス要求の間におけるバス利用ライン104上の合成
信号を示す。第4図の(B) Kは要求従装置の出力バ
ソフプ250へ与えられる入力を示す。サービス要求を
主装置へ知らせるのに、従装置はバス利用ライン104
を使用する。そして、従装置は時刻toにバス利用ライ
ン104へ作動状態信号を与えろ。主装置はバス利用ラ
イン104へ供給されたこの作動状態を検知すると共に
時刻tl(第4図の(C1に示す)でバス利用ライン1
04へ作動状態を与えかつ時亥jIt2(第4図の(D
)に示す)でハンドシエイキングライン103へ作動状
態信号を与える。ノ・ンドシエイキングライン103へ
の作動状態信号の供給が検出されると、従装置はバス利
用ライン104への作動状態信号の供給を解除する。こ
の時主装置はバス利用ライン104を制御するから、バ
ス利用ライン104に与えられた合成信号(第4図の囚
に示す)は作動状態を保つ。
この時主装置は全従装置のポール(poll )を開始
するのですべての従装置がサービス要求を発生できるよ
うになる。これら従t4置のかかるポーリング(pol
ling)はいずれか1つの従装置に対応する装置コー
ドをデータラインへ送ることによって行なわれる。この
従装置コード伝送は第6図を参照して説明したのと全く
同様に生じる。もし指定従装置がサービス要求を開始し
た従装置でないと、この従装置はデータを主装置へ戻し
て要求装置でないことを知らせる。そこで主装置はこの
通知を確認してノ・ンドシエイキングライン103およ
びバス利用ライン104へ与えられた作動状態を時刻t
3で解除する。これにより全従装置のサイクルが再開す
るので、バス利用ライン104へ次の作動状態が供給さ
れた後にすべての従装置はいずれかのノ〜ンドンエイキ
ング交換に関与できる。
要求従装置は、その要求が実行されないときバス利用ラ
イン104が非作動1心移った後に所定期間待ち、時刻
t4でサービス要求をくり返す。他の従装置の装置コー
ドを送る場合を除き、主装置は時刻t5でバス利用ライ
ン104を制御してくり返しサービス要求を先のように
処理する。このような動作は要求従装置がポールされる
まで続けられる。その後、従装置は要求ザーぎスを主装
置へ知らせこの要求が主装置によって処理される。
タイミングの不確定に起因して、通常の交信開始時での
主装置によるバス利用ライン104への作動状態信号の
供給とほぼ同時に従装置がバス利用ライン104へ作動
状態信号を与えることがある。第5図はこのような場合
を示し、主装置および従装置共に時刻toでバス利用ラ
イン104に作動状態信号を与える。かかる事態が生じ
ると、主装置は従装置が発生したサービス要求を検知で
きない。何故なら主装置によるバス利用ライン104へ
の作動状態信号の供給が要求従装置によるバス利用ライ
ン104への作動状態信号の同様な供給を遮蔽してしま
うからである。このような場合、主装置により開始され
た通常の交信は第3図に示すような仕方で継続する。通
常の場合のように時刻t1でのハンドシエイキングライ
ン103上の作動状態信号の検出の際に、要求従装置は
パス利用ライン104への作動状態信号の供給を解除す
る。しかし、主装置は他の交信の最中にあるので、ポー
リングメツセージを発生せずに目的の交信を続けろ。そ
のため、この交信がたとえ要求従装置に同様に指定さね
でも該交信は通常の通り処理されろ。時刻t3でバス利
用ライン104が作動状態から解除されることで示され
る主装置による制御交信終端の後の所定期間、従装置は
時刻t4でバス利用ライン104へ作動状態を再供給1
−でサービス要求を再開する。この更新サービス要求に
より主装置は時刻t5でバス利用ライン104へ作動状
態信号を与え時刻t6で作動状態信号を・−ンドシエイ
キングライン103へ与える。
要求従装置は、主装置により制御される交信の終端後の
所定期間、この従装置が主装置からポーリングメツセー
ジを受けとるまで上記更新サービス要求の開始を継続す
る。
【図面の簡単な説明】
第1図は本発明による交信装置のブロック図、第2図は
交信パスに接続さ灼た各装置σ)パスインターフェース
素子を示す枡続図、第3図は本発、明によるへンドシエ
イキングプロトコールの波形図、第4図は本発明により
従装置がサービス要求を11;1始するときの一例を示
す波形図、そして第5図は従装置がサービス要求を開始
するときの他の例を示す波形図である。 100・・・交信装着、101・・・交信パス、102
・・・データライン、103・・・ハンドシェイキング
ライン、104・・・バス利用ライン、1o5・・・基
準1F圧ライン、106・・・主装置、107・・・従
装置A3108−・・従装#B、 109・・・従装H
ric、 200=−装置、205・・・供給部、21
0・・・制御部、220・・・交信ラインバッファ部、
222,224゜226.228,240,250・・
・出力バッファ、232.234.236.238.2
45 。 255・・・入カパッフ了。 代理人 浅 村   皓 Ft’g、 / Ft’1.2

Claims (1)

  1. 【特許請求の範囲】 (1)  少なくとも1本のデータラインとハンドシエ
    イキングラインとを含む交信パスに接続される交信装置
    であって、 この交信装置を発信モードもしくは受信モードに箇く発
    信兼受信制御部と、 前記ハンドシエイキングラインに接続され、発信モード
    でハンドシエイキングラインが所定電圧にあるときデー
    タ出力信号を発生しかつ受信モードで前記ハンドンエイ
    キングラインに前記所定電圧が最初に供給される際に開
    始信号を発生するノ〜ンドシエイキング受信装置と、 前記データラインに接続され、前記データ出力信号が発
    生したときデータ信号の選択した組を前記データライン
    に与えるデータ発信装置と、前記データラインに接続さ
    れ、前記開始信号の発生の際に該データライン上の信号
    の検出を開始しかつ該データライン上の信号が検出され
    ると停止信号を発生するデータ受信装置と、 前記ハンドシエイキングラインに接続され、前記発信モ
    ーぜで前記所定電圧を前記ノ・ンドシエイキングライン
    へ選択的に接続しかつ前記受信モードで前記開始信号と
    前記停止信号との間の期間に前記所定電圧を前記ハンド
    シエイキングラインへ選択的に接続するハンドシエイキ
    ング発信装置と、を有することを特徴とする交信装置。 (2、特許請求の範囲第1項において、前記交信パスは
    パス利用ラインをさらに含み、前記交信装置は交信期間
    に前記所定電圧を前記パス利用ラインへ選択的に接続す
    るパス利用発信装置をさらに含むことを特徴とする交信
    装置。 (3)特許請求の範囲第2項において、前記交信装置は
    この交信装置を発信モードにおき、前記ノ〜ンドシエイ
    キング発信装置と前記パス利用発信装置とを作動させか
    つ交信の最初の開始の際に前記データ発信装置を介して
    所定の装置コードを送る交信開始装置をさらに有するこ
    とを特徴とする特許装置。 (4)特許請求の範囲第6項において、前記交信装置は
    この交信装置に前記交信開始装置を介して交信を開和さ
    せて所定装置コード群のうちの選択した1つの装置コー
    Vを送出させかつ前記バス利用ライン上の前記所定電圧
    の検出に際し前記データ発信装置を介してポーリングメ
    ツセージを送出させるバス利用受信装置をさらに有する
    ことを特徴とする交信装置。 (5)特許請求の範囲第1項において、前記交信バスは
    バス利用ラインをさらに含み、前記交信装置は前記バス
    利用ライン上の前記所定電圧の検出に際し前記発信兼受
    信制御部と、前記ハンドシエイキング受信装置と、前記
    データ発信装置と、前記データ受信装置と、前記ハンド
    シエイキング発信装置とを作動させるバス利用受信装置
    をさらに含むことを特徴とする交信装置。 (6)特許請求の範囲第5項において、前記交信装置は
    前記データ受信装置が受信したデータと所定の特定装置
    コードとを比較し該データ受信装置の受信データが該特
    定装置コード 記ハンrシエイキング受信装置と前記ハンドシエイキン
    グ送信装置とを作動させる装置コード比較器をさらに有
    することを特徴とする交信装置。 (7)特許請求の範囲第6項において、前記装置コーげ
    比較器は前記データ受信装置が受信したデータと所定の
    全装置コードとを比較し該データ受信装置の受信データ
    が該全装置コードに対応するとき前記ハンドンエイキン
    グ受信装置と前記ハンドシエイキング発信装置とを作動
    させることを特徴とする交信装置。 (8)特許請求の範囲第6項において、前記交信装置は
    前記所定電圧を前記バス利用ラインへ選択的に接続して
    サー♂ス要求を送るバス利用発信装置をさらに有するこ
    とを特徴とする交信装置。 (9)特許請求の範囲第8項において、前記交信装置は
    、この交信装置が前記データ受信装置を介して前記特定
    装置コードおよびポーリングメツセージを受信しないと
    き、前記バス利用ラインが前記°所定電圧から切り離さ
    れた後の所定期間、前記バス利用発信装置に前記所定電
    圧を前記バス利用ラインへ繰り返し接続させる装置をさ
    らに有することを特徴とする交信装置。 (圃 特許請求の範囲第8項において、前記交信装置は
    、この交信装置がポーリングメツセージを受信しかつサ
    ー♂ス要求を以前に送り出さなかったとき、前記データ
    発信装置に「未要求装置」メツセージを前記データライ
    ンへ送出させる装置をさらに有することを特徴とする交
    信装置。 01)特許請求の範囲第1項において、前記交信装置は
    、前記データ受信装置と前記データ発信装置とに接続さ
    れてデータを前記交信パスに交信させる供給部をさらに
    有することを特徴とする交信装置。 a2  少なくとも1本のデータラインとハンドシエイ
    キングラインとを含む交信パスに接続される交信装置で
    あって、 前記へンドシエイキングラインに接続サレ、コのハンド
    シエイキングラインが所定電圧にあるときデータ出力信
    号を発生するへンドシエイキング受信装置と、 前記少なくとも1本のデータラインに接続され、前記デ
    ータ出力信号が発生されたとき該少なくとも1本のデー
    タラインにデータ信号の選択した組を与えるデータ発信
    装置と、 前記へンドシエイキングラインに接続され、所定期間該
    ハンドシェイキングラインに前記所定電圧を与えるハン
    ドシエイキングライン発信装置とを、 備えてなる交信装置。 +t31  特許請求の範囲第12項において、前記交
    信装置は、前記データ発信装置に接続され、このデータ
    発信装置を介して前記交信パスへデータを送出する供給
    部をさらに備えてなることを特徴とする交信装置。 ■ 少なくとも1本のデータラインとハンドシェイキン
    グラインとを含む交信パスに接続される交信装置であっ
    て、 前記ハンドシエイキングラインに接続され、このハンド
    シエイキング上の所定電圧が検出されると開始信号を発
    生するハンドシェイキング受信装置と、 前記少なくとも1本のデータラインに接続され、前記開
    始信号の発生に際し該少なくとも1本のデータライン上
    の信号の検出を開始し、前記少なくとも1本のデータラ
    イン上の前記信号が検出されると停止信号を発生するデ
    ータ受信装置と、前記ハンドシェイキングラインに接続
    され、前記開始信号と前記停止信号との間の期間該ハン
    ドシエイキングラインに前記所定電圧を与えるハンドシ
    エイキング発信装置と、 を有することを、特徴とする交信装置。 09  特許請求の範囲第14項において、前記交信装
    置は、前記データ受信装#に接続され、このデータ受信
    装置を介して前記交信パスからのデータを受信する供給
    部をさらに有することを特徴とする交信装置。
JP58240769A 1982-12-21 1983-12-20 交信装置 Granted JPS59119942A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US451989 1982-12-21
US06/451,989 US4831358A (en) 1982-12-21 1982-12-21 Communications system employing control line minimization

Publications (2)

Publication Number Publication Date
JPS59119942A true JPS59119942A (ja) 1984-07-11
JPH0475700B2 JPH0475700B2 (ja) 1992-12-01

Family

ID=23794541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58240769A Granted JPS59119942A (ja) 1982-12-21 1983-12-20 交信装置

Country Status (5)

Country Link
US (1) US4831358A (ja)
EP (1) EP0114485B1 (ja)
JP (1) JPS59119942A (ja)
CA (1) CA1243740A (ja)
DE (1) DE3376776D1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817037A (en) * 1987-02-13 1989-03-28 International Business Machines Corporation Data processing system with overlap bus cycle operations
US4990907A (en) * 1987-08-19 1991-02-05 Hitachi, Ltd. Method and apparatus for data transfer
JPH0215378A (ja) * 1988-03-23 1990-01-19 Du Pont Pixel Syst Ltd グラフィックス処理システムおよびその方法
GB2215873A (en) * 1988-03-23 1989-09-27 Benchmark Technologies Inter-processor status communication
EP0432316A1 (en) * 1989-12-14 1991-06-19 Koninklijke Philips Electronics N.V. Local communication bus system comprising a set of interconnected devices, a control bus, and a set of signal interconnections, and a device and a switchbox for use in such system
US5086427A (en) * 1990-04-09 1992-02-04 Unisys Corporation Clocked logic circuitry preventing double driving on shared data bus
EP0542087A3 (en) * 1991-11-10 1997-12-29 Hewlett-Packard Company Method and apparatus for efficient serialized transmission of handshake signal on a digital bus
US5630152A (en) * 1992-05-18 1997-05-13 Motorola, Inc. Communication protocol between master and slave device with register information sharing
US5303227A (en) * 1992-08-03 1994-04-12 Motorola, Inc. Method and apparatus for enhanced modes in SPI communication
US5325491A (en) * 1993-04-13 1994-06-28 International Business Machines Corporation Method and apparatus for extending a computer bus
US5581201A (en) * 1994-06-30 1996-12-03 Tandem Computers Incorporated Apparatus for unit control and presence detection
US5734329A (en) * 1995-07-13 1998-03-31 Dell Usa L.P. Method and apparatus for superimposing self-clocking multifunctional communications on a static digital signal line
US5928345A (en) * 1996-09-30 1999-07-27 Rosemont Inc. Field instrument with data bus communications protocol
US6282593B1 (en) * 1998-05-08 2001-08-28 Tony Goodfellow Extension of electronic buses and their bus protocols using signal-propagation timing compensation
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6606704B1 (en) * 1999-08-31 2003-08-12 Intel Corporation Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode
US6427196B1 (en) * 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US6668317B1 (en) * 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US7620702B1 (en) 1999-12-28 2009-11-17 Intel Corporation Providing real-time control data for a network processor
US6307789B1 (en) * 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6625654B1 (en) 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US6952824B1 (en) 1999-12-30 2005-10-04 Intel Corporation Multi-threaded sequenced receive for fast network port stream of packets
US7480706B1 (en) 1999-12-30 2009-01-20 Intel Corporation Multi-threaded round-robin receive for fast network port
US6584522B1 (en) * 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US6976095B1 (en) 1999-12-30 2005-12-13 Intel Corporation Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch
US6631462B1 (en) * 2000-01-05 2003-10-07 Intel Corporation Memory shared between processing threads
US20030182486A1 (en) * 2000-12-11 2003-09-25 Taylor Calvin S. Demand DMA
US7126952B2 (en) * 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US7471688B2 (en) 2002-06-18 2008-12-30 Intel Corporation Scheduling system for transmission of cells to ATM virtual circuits and DSL ports
US7352769B2 (en) 2002-09-12 2008-04-01 Intel Corporation Multiple calendar schedule reservation structure and method
US7433307B2 (en) 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US7443836B2 (en) 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
KR20120077049A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 다수의 칩을 포함하는 시스템과 패키지, 콘트롤러
DE102013010277A1 (de) * 2013-06-19 2014-12-24 Giesecke & Devrient Gmbh Verfahren zum Initiieren einer Datenübertragung
TWI584095B (zh) * 2015-05-19 2017-05-21 耕源科技股份有限公司 供電裝置及其供電方法
TWI775436B (zh) * 2021-05-17 2022-08-21 新唐科技股份有限公司 匯流排系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57174726A (en) * 1981-04-20 1982-10-27 Hitachi Ltd Data transfer controlling system
JPS57189231A (en) * 1981-05-18 1982-11-20 Advantest Corp Data transferring system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541257A (en) * 1968-11-27 1970-11-17 Gen Electric Communication response unit
US3810103A (en) * 1972-04-03 1974-05-07 Hawlett Packard Co Data transfer control apparatus
FR2462745B1 (fr) * 1979-07-30 1986-01-03 Jeumont Schneider Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques
US4390969A (en) * 1980-04-21 1983-06-28 Burroughs Corporation Asynchronous data transmission system with state variable memory and handshaking protocol circuits
JPS5723132A (en) * 1980-07-18 1982-02-06 Nippon Telegr & Teleph Corp <Ntt> Acquisition system for priority right of interruption
JPS5723131A (en) * 1980-07-18 1982-02-06 Nippon Telegr & Teleph Corp <Ntt> Acquisition system for priority right of interruption
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4446459A (en) * 1981-02-18 1984-05-01 The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Digital interface for bi-directional communication between a computer and a peripheral device
US4462084A (en) * 1981-02-23 1984-07-24 Gen Rad, Inc. Bus request buffer circuit for interfacing between field maintenance processor and device specific adaptor
FR2503899A1 (fr) * 1981-04-08 1982-10-15 Thomson Csf Procede et dispositif de transmission de donnees numeriques
US4472712A (en) * 1982-03-05 1984-09-18 At&T Bell Laboratories Multipoint data communication system with local arbitration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57174726A (en) * 1981-04-20 1982-10-27 Hitachi Ltd Data transfer controlling system
JPS57189231A (en) * 1981-05-18 1982-11-20 Advantest Corp Data transferring system

Also Published As

Publication number Publication date
DE3376776D1 (en) 1988-06-30
US4831358A (en) 1989-05-16
CA1243740A (en) 1988-10-25
EP0114485B1 (en) 1988-05-25
JPH0475700B2 (ja) 1992-12-01
EP0114485A3 (en) 1985-05-22
EP0114485A2 (en) 1984-08-01

Similar Documents

Publication Publication Date Title
JPS59119942A (ja) 交信装置
JP4480897B2 (ja) インターフェースの選択的交互使用
EP0534529A1 (en) Apparatus and method for burst data transfer
US11188486B2 (en) Master chip, slave chip, and inter-chip DMA transmission system
JP6629361B2 (ja) プログラマブルロジックコントローラ
WO2019013926A1 (en) I3C ACCELERATED BY THIRD PARTY INITIATED
JPS609292B2 (ja) デ−タ・ブロック間の時間間隔長制御方式
WO1993024887B1 (en) High speed ieee 488 bus interface system and method
JPH069361B2 (ja) メツセージ伝送方法
JPH0226904B2 (ja)
JP2001092804A (ja) Eepromインターフェース内蔵マイクロコンピュータ
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JP2573332B2 (ja) データ転送制御方法
JPH03235152A (ja) バス制御方式
JPS633538A (ja) 二重ル−プ伝送方式
JPH03265250A (ja) 通信制御装置
JPS62117440A (ja) 通信制御方式
JPH04106651A (ja) システムバスの制御装置
JPS6326758A (ja) 動的ポ−リングによるパケツト通信装置
JPS60103475A (ja) デ−タ転送方式
JPH04301945A (ja) 高効率マルチキャスト方式
JPH0540728A (ja) バス制御方式
JPH02114348A (ja) 無通信時間監視方式
JPS59119439A (ja) バツフア・ビジ−回避方式
JPS626557A (ja) デ−タ伝送制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees