JP3745738B2 - 通信制御方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、概してデータ・ネットワークまたはデータ・バスにおける通信制御の改良された方法に関し、詳細には、信号を伝送する改良されたネットワークまたはバス・システムに関する。
【０００２】
【従来の技術】
ネットワークは、伝送機構によって相互接続された一連の点またはノードからなる通信システムとして知られている。この意味で、ネットワークは、複数の参加者の間での相互接続システムでもあるバス・システムに匹敵する。バス・システム内では、伝送機構が、通常は、すべての参加者に接続され、すべての参加者によって共通して使用される。伝送機構には、複数のチャネルを介する同時通信または擬似同時通信を可能にするために、複数の通信チャネルが含まれる場合がある。たとえば、この概念は、複数の信号が、共用される媒体上での伝送のために組み合わされる、多重化システムに適用される。
【０００３】
そのようなネットワーク・システムまたはバス・システムでは、システムを介してデータをできる限りすばやくトランスポートすることが望ましい。しかし、データ伝送は、帯域幅すなわち、１秒ごとに所与の通信機構を介して送信できるデータの量によって制限される。帯域幅は、伝送することが物理的に可能なデータの最大量である。それを除いて、現実には、通信機構を介して実際に送信されるデータの平均量は、はるかに少ない。
【０００４】
実際の生の情況でデータを伝送する能力の減少の主な理由は、主に、伝送機構の不均一な使用によって引き起こされる。ある時間間隔には、通信機構が全く使用されず、他の時間間隔には、通信機構が空くのを待ちながらデータをバッファリングする必要がある。
【０００５】
もう１つの原因は、大量のデータ転送が、ネットワークまたはバス・システム上での大きい帯域幅を必要とする場合があるが、他のプロセスが、ネットワーク・システムを介して少量のデータだけが送信されることを必要とする可能性があることである。
【０００６】
所与の通信機構の帯域幅と伝送されたデータの平均量の間の差を最小にするために、ネットワーク・アクセスまたはバス・アクセスのアービトレーションのシステムおよび方法すなわち、要求がサービスされる順序に関するシステムおよび方法を実施することが既知である。
【０００７】
米国特許第５９０１２９４号に、複数のプロセッサと指定された数のサブバスに細分された共通の幅広いバスを有するマルチプロセッサ・システムのバス・アービトレーションの方法およびシステムであって、アービトレーションの方法およびシステムが、基本的に、複数のプロセッサのうちの特定の１つによって発行されたバス要求に応答して、複数のプロセッサのうちの特定の１つに選択された数のサブバスへのアクセスを同時に許可する、バス・アービトレーションの方法およびシステムが開示されている。したがって、このシステムでは、バスを制御し接続されたプロセッサにバス・アクセスを許可するために、プロセッサのすべての単一の１つおよび共通の幅広いバスに接続されたバス・アービトレーション論理が開示される。全体的な着想は、マルチプロセッサ・システムでの複数のプロセッサの可変データ・アクセス要件に対処するという概念を対象とする。
【０００８】
【発明が解決しようとする課題】
したがって、本発明の目的は、広範囲の標準的な通信機構と共に使用することもできる、データ・ネットワークまたはデータ・バス内での通信制御の改良された方法を提供することである。
【０００９】
【課題を解決するための手段】
前述の目的は、これから説明するように達成される。データ・ネットワークまたはバスを介する通信を制御する方法を提供する。データ・ネットワークまたはバスには、データ・ソースと、複数の異なるチャネルに細分された伝送機構が含まれる。複数のチャネルのうちで、データ・ソースが占有することができるサブセットを決定する。データ・ソースから発するデータ・ストリームが、チャネルのサブセットを介する同時伝送を可能にするフォーマットに変換される。最後に、変換されたデータが、チャネルのサブセットを介して同時に伝送される。
【００１０】
通信制御の方法の好ましい実施形態では、データ・ストリームの変換が、伝送機構の各チャネルによって提供される最大伝送速度を使用する形で行われる。さらに、この方法は、使用されるチャネルが使用不能になるか、追加のチャネルが使用可能になるかのいずれかに応じて、減らされた数または増やされた数のチャネルの間での変換されたデータ・ストリームの再分配を可能にするように形成される。
【００１１】
本発明によって教示される原理を用いて、バスまたはネットワークの提供される帯域幅を非常に効率的に使用することができる、通信制御の方法が提供される。これは、所与の時のデータ・トランスポート容量のより高い統計的な使用可能性につながり、これを用いると、対象とされる応用例に応じてより低いパフォーマンスを使用することができるようになる。したがって、上の特徴は、より低いコストのバスまたはネットワーク媒体あるいはその両方につながる。本発明は、自動車内で使用される通信制御システムに適用できることが好ましい。
【００１２】
本発明の上記ならびに追加の目的、特徴、および長所は、以下の詳細に書かれた説明から明白になる。
【００１３】
本発明の新規の特徴を、添付図面に示す。しかし、本発明自体ならびにその使用の好ましい態様、さらなる目的、および長所は、添付図面と共に読まれる時の以下の例示的実施形態の詳細な説明を参照することによって、最もよく理解される。
【００１４】
【発明の実施の形態】
図面を参照し、特に図１を参照すると、ある瞬間のネットワーク１００の一部を示す高水準ブロック図が示されている。ネットワーク１００には、通信装置１０２から１１２と、伝送機構１１４が含まれる。
【００１５】
通信装置１０２から１１２は、伝送機構１１４からデータ信号を受け入れることができるか、伝送機構１１４に関するデータ信号を起こすことができるか、その両方である。したがって、通信装置１０２から１１２の各々が、データ・シンク、データ・ソース、またはその両方として働くことができる。
【００１６】
伝送機構１１４は、複数のチャネル１１６から１２０に細分される。チャネルの数は、３つに制限されるのではなく、任意の数とすることができる。これによって、同一の瞬間に複数の通信パス１２２から１２６（太線によって示される）を確立できるようになる。さらに、各通信パス１２２から１２６は、一般に、データ伝送のために複数のチャネルを使用することができる。
【００１７】
通信パス１２２から１２６は、通信装置１０２から１１２の対またはグループを一緒に接続する。通信パス１２２は、通信装置１０２、１０４、および１１２をリンクし、通信パス１２４は、通信装置１０６および１１０をリンクし、通信パス１２６は、通信装置１０８および１１２をリンクする。もちろん、通信装置１０６は、通信装置１１０によって送信されるデータのデータ・シンクとして働き、通信装置１１０は、データ・ソースとして働き、逆も同様である。以下では、データ・ソースが、その特定の情況でネットワークにデータを入れる通信装置以外の何物でもなく、データ・シンクが、特定の情況でネットワークからデータを受け入れる通信装置であることが一般に承認されている。
【００１８】
図１からわかるように、本発明による通信制御の方法は、同一の瞬間に伝送機構を介して複数の接続を処理することができる。
【００１９】
図２に関して、本発明による、経時的なチャネル占有の例示的過程を示す図が示されている。この図には、ｘ軸に示された時間の５つの異なる事例ｔ０からｔ４での複数のチャネルの使用状況の５つのスナップショットが示されている。ｙ軸には、この図では８つの１ビット・チャネルＣＨ１からＣＨ８に細分された伝送機構が示されている。
【００２０】
長方形の輪郭によって、１つの通信パスに属するチャネルがグループ化される。
【００２１】
長方形の輪郭の内側の矢印によって、特定のチャネルがどのように使用されているかの認識が与えられる。一方向を指す矢印は、このチャネルが、単一方向直列接続であることを表す。同一の長方形の輪郭内で同一の方向を指す複数の矢印は、単一方向の並列接続を示す。同一の長方形の輪郭内で反対方向を指す複数の矢印は、全二重接続を表す。他の組合せが、同様に実施可能であることを理解されたい。
【００２２】
長方形の輪郭の間の破線は、チャネルＣＨ１からＣＨ８の占有の変更を示す。
【００２３】
複数の通信装置１０２から１１２の間の接続を確立するために、複数のチャネルＣＨ１からＣＨ８のサブセットを決定する。チャネルのサブセットに、瞬間ｔ１に示されているように、すべてのチャネルが決定されるサブセットに属する場合が含まれることを理解されたい。後に、チャネルのサブセットが、特定の通信装置の間でのデータの伝送に使用されている。
【００２４】
チャネルのサブセットを決定する処理は、データ・ソースとして働く通信装置すなわち、データを送信する通信装置によって開始される。この処理では、開始する通信装置が、占有すなわち制御を得ることが許可されるチャネルだけが選択される。一般に、これは、複数のチャネルの各チャネルの状態に依存する。チャネルの状態は、主に、チャネルが特定の情況で占有されているか空いているかという事実によって構成される。さらに、状態は、使用中チャネルを介して伝送される情報の優先順位によって構成される。
【００２５】
その一方で、チャネルのサブセットの決定は、データの送信を要求する通信装置の特性と、複数のチャネルのうちでデータの伝送に使用される各チャネルの特性に影響される。これには、特に、通信装置ごとに指定される占有されるチャネルの最大個数、伝送機構を介するデータの送信の通信装置の優先順位、および通信装置がネットワークに入れることができる最大ビット・レートが含まれる。
【００２６】
伝送機構について、以下の特性、特に、チャネルの総数および各チャネルの最大伝送速度が関係する。
【００２７】
前述の特性のすべてが、チャネルのサブセットの決定に影響する必要がないことが、一般に承認されている。特性の一部は、他の特性によって支配される。たとえば、占有されるチャネルの最大個数は、通信装置がネットワークに入れることができる最大ビット・レートに依存する可能性がある。ビット・レートが極端に低い場合に、１つまたは２つを超えるチャネルをその最大伝送速度で使用するために、多すぎるデータをバッファリングする必要が生じる可能性がある。
【００２８】
通信装置の特性および伝送機構の特性は、チャネルのサブセットを決定する処理を高速化するために、有利にテーブル内に格納される。したがって、決定ステップで、テーブル検索によって、通信装置および伝送機構に関するすべての情報が提供される。しかし、それでもチャネルの状態を監視する必要があるが、これは、伝送機構を介して伝送されるデータのどれが、データ・シンクとして働く特定の通信装置専用であるかを検出するために、どのような形でも行われる。
【００２９】
本発明を、すべての場合に、その情報のすべてをメモリまたは何らかのテーブルに格納する必要があると理解してはならない。その情報の一部が、ある実施形態で不要である可能性があり、あるいは、実行時中に計算することができる。
【００３０】
図２の瞬間ｔ０に焦点を合わせると、すべてのチャネルが空いている。ここで、通信装置１０６が、図１に示されているように通信装置１１０にデータを送信する必要があると仮定する。したがって、このシナリオでは、通信装置１０６は、データ・ソースとして働いており、通信装置１１０は、データ・シンクとして働いている。通信装置１０６は、以下で、第１接続２０２を開始する。
【００３１】
さらに、通信装置の、占有するチャネルの最大個数が、８であり、その最大ビット・レートが、すべてのチャネルがその最大伝送速度で使用されるほどの大量のデータが伝送機構に入れられるのに十分に高いと仮定する。
【００３２】
しかし、本発明のもう１つの態様は、通信装置が発するデータ・ストリームを、必ず、占有されるチャネルがその最大伝送速度で使用される形に変換することである。データ・ストリームのデータ速度と、データ・ストリームの伝送に選択されるチャネルの伝送速度の間に差がある場合に、ルーチンまたはストレージが、その差を補償するために使用される、すなわち、データがバッファリングされる。
【００３３】
データ・ストリームのビット・レートが、単一のチャネルの伝送速度より低い場合であっても、データ・ストリームは、バッファリングされ、伝送は、十分なデータが格納された時にのみ開始される。この場合には、もちろん、バッファリングによって引き起こされる遅延が、各々の応用例にとってクリティカルな時間を超えないことを考慮に入れなければならない。
【００３４】
反対に、データ・ストリームのビット・レートが、占有されるチャネルの伝送速度の合計より高い場合には、より低いビット・レートをデータ・ソースに要求するか、データをバッファリングする。
【００３５】
決定処理を引き続いて述べると、すべてのチャネルが使用可能なので、第１接続２０２は、すべてのチャネルを占有することができる。以下では、伝送されるデータ・ストリームが、チャネルのサブセットを介する同時伝送を可能にするフォーマットに変換される。前述の通り、変換は、チャネルの各々の最大伝送速度特性を利用できるようにする形で実行される。
【００３６】
決定されたチャネルの制御を得た後に、変換されたデータ・ストリームが、チャネルのサブセットを介して同時に伝送される。
【００３７】
本発明の一実施形態では、データ・ストリームの変換に、データ・ストリームの情報を含むデータ・パケットの作成が含まれる。パケット伝送の長所は、伝送に使用可能な異なる数のチャネルにまたがってパケットを分配するのが簡単であることである。
【００３８】
本発明によれば、伝送自体は、既知のネットワーク・プロトコルを使用して実行することができる。
【００３９】
図２の瞬間ｔ１に、上の占有の結果が示されている。すべてのチャネルＣＨ１からＣＨ８が、第１接続２０２によって占有される。長方形の輪郭の中の矢印によって示されるように、第１接続２０２は、８ビットＰＩＯ（並列入出力）単一方向データ接続である。第１接続２０２を介するデータの伝送が行われている間に、第２接続２０４を確立する必要が生じる。
【００４０】
チャネルの進行中の監視によって、すべてのチャネルが使用中であることが検出される。現在チャネルを介して伝送される情報の優先順位が、第２接続２０４を介する送信を試みる通信装置に割り当てられた優先順位より低いと仮定する。具体的に言うと、優先順位の比較が、第２接続２０４のために、現在第１接続２０２によって使用されているチャネルのうちの２つを解放しなければならないという結果に至る。これは、第２接続２０４を介して伝送されるデータ・ストリームが、２つのチャネルＣＨ１およびＣＨ２を介する同時伝送を可能にするフォーマットに変換されることを意味する。このデータの伝送は、２つのチャネルＣＨ１およびＣＨ２の制御を得た後に開始される。第２接続の確立という見地では、第１接続２０２の最初の構成と同一のステップが実行される。
【００４１】
第２接続２０４によって引き継がれる２つのチャネルＣＨ１およびＣＨ２は、第１接続２０２のためにはこれ以上使用可能ではないので、第１接続２０２を介する正しいデータ伝送を保証するために、追加のステップが実行される。チャネルＣＨ１およびＣＨ２が伝送中に使用不能になったので、変換されたデータ・ストリームが、チャネルの減らされたサブセットＣＨ３からＣＨ８の間で再分配される。
【００４２】
図２の瞬間ｔ２に、伝送機構の再編成またはチャネルの新しい占有の結果が示されている。第１接続２０２は、現在、チャネルＣＨ３からＣＨ８を使用し、第２接続２０４は、チャネルＣＨ１およびＣＨ２を使用する。矢印によって示されるように、第１接続２０２が、６ビットＰＩＤ単一方向接続に変化し、第２接続２０４が、２ビットＰＩＤ単一方向接続として確立されている。
【００４３】
図２の瞬間ｔ３に移ると、第３接続２０６が確立されており、やはり、前に第１接続２０２によって使用されていた２つのチャネルＣＨ３およびＣＨ４を制御している。この場合には、矢印によって示されるように、第３接続は、両方向でデータを同時に伝送する直列全二重接続である。やはり、前に第１接続２０２の６ビットＰＩＤ接続を介して伝送されたデータ・ストリームが、再分配されて、チャネルＣＨ５からＣＨ８を含む、瞬間ｔ３に確立される４ビットＰＩＤ接続を介する伝送が可能にされる。
【００４４】
接続がこれ以上不要であり、チャネルが解放される時に、新しいシナリオが発生する。第３接続２０６を介するデータ伝送が、完了し、チャネルＣＨ３およびＣＨ４が、もう一度使用可能になると仮定する。即座に、やはり通信装置またはチャネルの特性に依存して、既存の接続の１つが、解放されたチャネルＣＨ３およびＣＨ４の制御を得る。図２に示された例では、解放されたチャネルＣＨ３およびＣＨ４を、第１接続２０２が得る。すべての使用可能なチャネルを効率的に使用するために、再分配がもう一度実行される。前に４つのチャネルＣＨ５からＣＨ８を介して伝送されたデータ・ストリームは、２つの追加チャネルＣＨ３およびＣＨ４が使用可能になるので、チャネルの拡張されたサブセットＣＨ３からＣＨ８の間で再分配される。
【００４５】
その再編成の結果が、図２の瞬間ｔ４に示されており、これは、ｔ２の状態と同等である。
【００４６】
本発明を、全般的にネットワークと共に使用されるものとして説明するが、本発明は、ネットワーク・セグメントまたはデータ・バスにも使用できることが好ましい。ネットワーク・セグメントは、ネットワークのうちで、すべてのメッセージ・トラフィックがすべての通信装置に共通する部分を指す。これは、メッセージが、ある通信装置からセグメントにブロードキャストされ、他のすべての通信装置によって受信されることを意味する。一般に、これは、データ・バスにも適用される。
【００４７】
すべての通信装置が、ネットワーク・セグメントまたはバス内の伝送機構を形成する同一の物理媒体を共用するので、衝突検出またはなんらかの他のプロトコルを使用して、他の通信装置からの干渉なしでメッセージが伝送されたかどうかを判定する。衝突が検出される場合には、データを再送信しなければならない。再送信アルゴリズムでは、２つのノードのデータが繰り返して衝突する可能性を最小にすることを試みなければならない。
【００４８】
たとえば、イーサネット（Ｒ）で使用されるＣＳＭＡ／ＣＤ（キャリア・センス多重アクセス／衝突検出）プロトコルを、本発明と共に使用することができる。さらに、トークン・リングすなわち、メッセージの伝送の衝突が回避されるコンピュータ・ローカル・エリア・ネットワーク・アービトレーション方式、またはトークン・バスすなわち、トークン・リングであるかのようにバス・トポロジ・ネットワークへのアクセスを調停するネットワーキング・プロトコルを、データの実際の伝送に使用することができる。本発明の通信制御の方法を、広範囲の既知のネットワーク・プロトコルと共に有利に使用することができることを理解されたい。
【００４９】
しかし、上で説明した本発明による手順は、ネットワーク、ネットワーク・セグメント、およびバス上の任意の数のチャネルおよび接続にも適用されることを理解されたい。
【００５０】
本発明の１つの主要な長所は、伝送されるデータがある限り、すべての単一チャネルの最大帯域幅または伝送速度が使用されることである。もちろん、伝送されるデータがない場合には、伝送機構は全く使用されない。したがって、伝送されるデータがある場合に、伝送される各々のデータ・ストリームがより低いトランスポート容量を必要とする場合であっても、全体的な伝送機構の帯域幅が完全に利用される。標準的なバス管理技法またはネットワーク管理技法と比較して、本発明によって教示される原理を用いると、バスまたはネットワークの提供される帯域幅を非常に効率的に利用することができる。この主要な属性は、所与の時のデータ・トランスポート容量のより高い統計的な使用可能性につながり、ターゲットの応用例に応じて、より低いパフォーマンスを使用することができるようになる。したがって、この特徴は、より低いコストのバスおよびネットワーク媒体につながる。
【００５１】
もう１つの長所は、本発明が、あるプロトコルまたはメッセージ・フレーム・フォーマットに制限されないことである。すべての主要なデータ・トランスポート・プロトコルおよびデータ転送に付随するものをサポートする、本発明による方法または装置を実施することができる。さらに、この原理は、複数のトランスポート・チャネルを特徴とするすべてのバス・システムおよびネットワークをサポートしている。この原理は、ベース・バンド・バスまたはネットワークに関してならびに複数の変調されるネットワーク内で、実施することができる。すべての接続タイプ、動作タイプ、伝送変形、伝送制御タイプを、本発明の原理によってサポートすることができる。
【００５２】
図３に、本発明による通信制御装置３００の実施形態を示す高水準ブロック図を示す。通信制御装置３００は、通信装置３０２と伝送機構３０４の間に配置され、伝送機構３０４は、複数のチャネル３０６から３１４に細分される。通信装置３０２は、任意の入出力装置、データ・ソース、またはデータ・シンク、たとえばプロセッサまたはコントローラの入出力ポート、ＡＤＣ（アナログ・ディジタル変換器）またはＤＳＰ（ディジタル信号プロセッサ）の出力とすることができる。伝送機構３０４は、複数のチャネルに細分できるすべてのタイプのネットワーク、バス・システム、または通信回線とすることができ、したがって、たとえば、任意のタイプの多重化に適する任意の通信回線とすることができる。
【００５３】
伝送機構３０４は、やはり、物理層３１６とバス媒体３１８に分割され、複数のチャネル３０６から３１４を提供する。複数のチャネル３０６から３１４は、別々の物理回線として実施される必要はないが、たとえば、複数のチャネルをサポートできる単一の物理回線によって形成することができる。物理層３１６は、通信制御装置３００の各々のデータ出力を、通信制御装置３００と一緒に使用されるバス媒体３１８に適する信号形態に変換する。
【００５４】
図４を参照すると、本発明による通信制御装置４００を示す高水準ブロック図が示されている。図からわかるように、通信制御装置４００には、バス・アクセス・コントローラ４０２が含まれる。バス・アクセス・コントローラ４０２は、要求がサービスされる順序を制御するアービトレーション・コントローラとしても機能する。たとえば、先着順サービスまたは最短ジョブ最優先もしくは任意の優先順位駆動方式である。したがって、バス・アクセス・コントローラ４０２には、アービトレーション処理を制御するシーケンサおよび状態機械が含まれる。バス・アクセス・コントローラ４０２は、通信制御装置４００の他のすべての機能部分に相互接続される。
【００５５】
まず、バス・アクセス・コントローラ４０２は、ファームウェア・ストレージ４０４に相互接続される。ファームウェアは、読取専用メモリ（ＲＯＭ）またはプログラマブルＲＯＭ（ＰＲＯＭ）に格納されたソフトウェアを指す。ファームウェア・ストレージ４０４に格納されたファームウェアは、バス・アクセス・コントローラ４０２が初めて電源を投入された時の挙動とその後の動作の責任を負う。ランタイム中に情報を格納できるようにするために、バス・アクセス・コントローラ４０２は、動的チャネル状態ＲＡＭ４０６（ランダム・アクセス・メモリ）に相互接続される。
【００５６】
もう１つの相互接続が、構成レジスタ４０８（ＣＲ）に対して確立され、構成レジスタ４０８自体は、並列コントローラ４１０に接続される。しかし、構成レジスタ４０８内に、複数のレジスタを設けることができる。構成レジスタ４０８は、通信制御装置によってアクセスされるネットワークに参加するすべての通信制御装置４００に関して同一のビット割当配置を用いて設計される。構成レジスタ４０８には、各々の通信制御装置４００によって形成されるネットワーク・ノードの、すべての主要な仕様データが含まれる。
【００５７】
構成レジスタ４０８のビット割当配置は、システムおよびネットワーク全体の設計段階の時に定義されることが好ましい。通信レジスタ内容の概要を示す例（「アドレスマップ」）を、以下で示す。特定のシステム設計が、サブセットだけまたは追加のステートメントすなわち制御データを必要とする場合があることが一般に承認されている。
ＣＲアドレスマップ
（１）帯域幅割当ステートメント
（ａ）１からｎ個のチャネルに関する制限されないチャネル割振り
（ｂ）好ましいチャネル数
（ｃ）必要な最小のチャネル数
（ｄ）特殊なチャネル使用：
単一チャネルまたはｎ個のチャネルの割振り、
「ビット位置」（たとえば、すべての第５ビット）の定義
（２）特定の通信制御装置ノード割振り優先順位の定義
（ａ）優先順位なしステートメント
（ｂ）優先順位レベル−ｎステージ−低から高への優先順位
（３）メッセージ転送待ち時間限度
（ａ）制限なし
（ｂ）最大待ち時間ｔ１（秒）の定義
（４）バス・アービトレーション遅延
（ａ）遅延なし、即時アービトレーション
（ｂ）アービトレーション遅延：
秒単位、
クロックサイクル単位、または
ＰＷＢ（並列書込バッファ）に書き込まれるメッセージ・ビット数単位
（５）メッセージ伝送をイネーブルする前にＰＷＢにロードされる最小バイト数
（６）フレーム制御（ＦＣ）データ長コード：フレーム制御フィールドＦＣ（１）およびＦＣ（２）のビット数−（ＦＣで定義されない限り）
（７）緊急バス割振り
（ａ）即時転送または特定の遅延
（ｂ）肯定応答ステートメントを無視し（待たず）、即時伝送を開始する
【００５８】
バス媒体割振り手順およびバス・アクセス手順を制御し、管理するために、フレーム制御フィールド（ＦＣ）を定義する。フレーム制御フィールド（ＦＣ）は、通信制御装置４００のために特に定義されたデータ・フィールドであり、伝送される実際のメッセージ・フレームにヘッダとして付加されることが好ましい。ＦＣデータ・フィールドは、バス・アクセスおよびメッセージ伝送を開始するのに必要な手持ちの情報を供給し、その一方で、メッセージ伝送の成功を示す肯定応答情報と、前に割り振られたバス媒体チャネル（またはタイム・スライスあるいはその両方）を解放する再編成データとを提供する。
【００５９】
構成レジスタの設計に似て、フレーム制御フィールドのビット割当は、全体的なシステムおよびネットワークの設計段階の時に有利に定義される。必要なフレーム制御フィールド・ビット割当を記述する例を、以下で例示的に提供する。しかし、特定のシステム設計が、サブセットだけもしくは追加のステートメントまたはデータ・フィールドを必要とする場合があることを理解されたい。
ＦＣフィールド・アドレスマップ（付加されるメッセージ・フレーム・ヘッダ）
（１）ＦＣフィールド・メッセージ・フレーム・ヘッダ識別子
（２）バス／チャネル割振り状況（要求）ブロードキャスト
（ａ）割り振り要求時に更新される
（ｂ）「メッセージ伝送が成功し完了」時に更新される（チャネルを解放する）
（３）バス再編成／チャネル転置の前の実行でのすべての（同時）メッセージ転送タスクによって受信成功したビット数を示す、アクティブ・メッセージ伝送状況。
（４）ＦＣデータ長コード：ＦＣ（１）およびＦＣ（２）のビット数−（ＣＲで定義されない限り）
任意選択のデータ（ｔｂｄ。システム設計によって、「組み込まれた」メッセージ自体の一部とすることができる）。
（５）宛先アドレス
（６）ソース・アドレス
（７）伝送されるバイト数／フレーム数
（８）ＣＲＣ（巡回冗長検査）コード
（９）制御ビット
（１０）その他
【００６０】
もう一度図４に焦点を合わせると、構成レジスタ４０８だけではなく、バス・アクセス・コントローラ４０２も、並列コントローラ４１０に相互接続される。この相互接続信号線アクセスを介して、読取制御信号および書込制御信号が伝送される。並列コントローラ４１０には、ＣＰＵ（中央処理装置）ＰＩＯ（並列入出力）アダプタ４１２、並列書込バッファ４１４（ＰＷＢ）、および並列読取バッファ（ＰＲＢ）４１６が含まれる。
【００６１】
ＣＰＵ ＰＩＯアダプタは、通信装置（図示せず）に接続される複数のデータ線を備え、これによって、通信装置を、任意の入出力装置、データ・ソース、またはデータ・シンク、たとえば、プロセッサ、ＣＰＵ、またはコントローラの入出力ポート、ＡＤＣ（アナログ・ディジタル変換器）またはＤＳＰ（ディジタル信号プロセッサ）の出力によって形成することができる。設けられるデータ信号線は、データ信号、読取／書込信号、割込み信号、および状況インジケータ信号を伝送することができる。
【００６２】
ＰＷＢ４１４およびＰＲＢ４１６の両方が、バス・チャネル制御４１８に接続される。図４に示された実施形態では、バス・チャネル制御４１８が、マルチプレクサ（ＭＰＸ）およびデマルチプレクサ（ＤＥＭＰＸ）すなわち、複数のデータ・ソースが共通の伝送媒体を共用でき、各データ・ソースがそれ自体の独立のチャネルを有するようにする機能ユニットとして実現される。ＰＷＢ４１４は、ＣＰＵ ＰＩＯアダプタ４１２から来るデータをバス・チャネル制御４１８に書き込み、ＰＲＢ４１６は、バス・チャネル制御４１８から来るデータを読み取り、ＣＰＵ ＰＩＯアダプタ４１２に伝送する。しかし、バス・チャネル制御４１８は、やはり、各々のデータ信号線を介してバス・アクセス・コントローラ４０２によって制御される。
【００６３】
バス・チャネル制御４１８から、データが、両方向の直列読取／書込バッファ（ＳＲＷＢ）４２０に入り、ＳＲＷＢ４２０には、ｎ個の先入れ先出し（ＦＩＦＯ）データ・キューＦ１からＦｎが含まれ、このｎは、１を超える整数である。ＳＲＷＢ４２０は、データを多重化装置４２２に転送し、ここで、データが、最終的にｎ個のデータ・チャネルＰ１からＰｎを含む物理層４２４に到達し、このｎは、やはり、１を超える整数である。ＳＲＷＢ４２０、多重化装置４２２、および物理層４２４のすべてが、バス・アクセス・コントローラ４０２によって制御される。その代わりに、ＳＲＷＢ４２０は、バス・アクセス・コントローラ４０２に状況情報を与える。
【００６４】
さらに、図４には、通信制御装置４００内でデータ幅が変化するところが示されている。ブロック図の左側のＣＰＵデータ幅４２６から始めて、ＣＰＵまたは各々の装置（図示せず）との通信が行われる。並列コントローラ４１０内では、データ幅が、通信制御装置４００によって提供される内部データ幅４２８に固定される。内部データ幅４２８は、並列コントローラ４１０とバス・チャネル制御４１８の間で、可変データ幅４３０に変化する。
【００６５】
さらに、並列データ処理および直列データ処理が行われるところが示されている。並列コントローラ４１０は、ＣＰＵ（図示せず）から受け取ったデータを並列４３２に計算するが、ＳＲＷＢ４２０からは、データが直列４３４に処理される。
【００６６】
次に、図５を参照すると、本発明に従って、通信制御装置（ＢＭＣ）に接続されたＣＰＵインターフェースと通信する制御シーケンスを示す高水準論理流れ図が示されている。しかし、図５および以下の図６から８では、書込アクセスだけが示されている、すなわち、データが、通信装置から本発明による通信制御装置（ＢＭＣ）を介して伝送機構に伝送される。読取アクセスの処理は、反対の形で動作する。図を明瞭にするために、処理全体が、図５から８に分散されており、大文字のＡからＦおよびＸが、単一の流れ図の間の接続を示すことに留意されたい。
【００６７】
この処理は、ブロック５０２によって示されるメッセージ転送要求を送ることによって、ＣＰＵインターフェース５００によって開始され、その後、処理はブロック５０４に進む。ブロック５０４は、データ・バスが空である、すなわち、要求元メッセージ転送処理によって占有されるのに使用可能であるか否かの判定を示す。
【００６８】
そうでない場合には、処理はブロック５０６に進む。ブロック５０６は、動作の流れの分岐を示す。一方では、待機信号５０８がブロック５１０に渡され、通信制御装置（ＢＭＣ）の状況がＣＰＵインターフェース５００に示される。もう一方では、処理がブロック５１２に進む。ブロック５１２は、通信制御装置（ＢＭＣ）が、既にセット・アップされているか否か、すなわち、通常動作の状態であるか否かの判定を示し、そうである場合には、処理はブロック５１０に進み、各々の信号５１４によって作動可能として状況が示される。
【００６９】
さらにブロック５１２を参照すると、通信制御装置（ＢＭＣ）が、正しくセット・アップされていないかエラー状態である場合に、処理はブロック５１６に進む。ブロック５１６は、通信制御装置（ＢＭＣ）のリセットを示す。通信制御装置（ＢＭＣ）を成功裡にリセットした後に、作動可能信号５１４をブロック５１０に送り、通信制御装置（ＢＭＣ）の状況を示す。
【００７０】
ブロック５１０に焦点を合わせると、ブロック５１０は、処理フローまたは信号のもう２つのエントリ・ポイントを有する。第１に、起点が図６内にある、ブロック５２０の接続点Ｘに入る完了信号である。第２に、ブロック５２４の接続点Ｆ（図６と比較されたい）に入る信号５２２である。信号５２２は、並列書込バッファ（ＰＷＢ）が作動可能になるまで通信制御装置（ＢＭＣ）が待つことを示す。これは、ポーリングの形または割込み駆動の方法を介して、作動可能信号を待つことによって実現することができる。しかし、ハンドシェーク手順を実施して、並列書込バッファ（ＰＷＢ）が実際に作動可能になるまで処理が継続されないようにする。ブロック５１０から、通信制御装置（ＢＭＣ）の状況に依存して、異なるメッセージがＣＰＵインターフェース５００に渡されつつある。
【００７１】
ブロック５０４に戻って、少なくとも１つのバスが使用可能である場合には、処理はブロック５３０に進む。ブロック５３０は、ブロック５０４の判定の肯定の結果と、ＣＰＵインターフェース５００から来るデータ・ストローブ信号５３２の発生との間の論理「ＡＮＤ」を示す。したがって、そのような前提条件の両方が満たされる時に限って、処理は、図６に示されたブロック６００の接続子Ａにつながるブロック５３４の接続子Ａに進む。
【００７２】
図６を参照すると、本発明による通信制御装置（ＢＭＣ）に接続されたＣＰＵインターフェースとの通信の制御シーケンスを示す高水準論理流れ図のもう１つの部分、特に、データ伝送の制御シーケンスを示す高水準論理流れ図が示されている。
【００７３】
ブロック６００のエントリ・ポイントＡから始めて、処理は、図５に示されたブロック５３０を通過した場合に、図６に示されたブロック６０２に達する。ブロック６０２は、ＣＰＵから通信制御装置（ＢＭＣ）に送られるデータが正しく伝送されることを保証するメッセージＣＰＵ／通信制御装置（ＢＭＣ）ハンドシェーク手順を示す。言い換えると、ＣＰＵインターフェース（図５の符号５００と比較されたい）からのデータの伝送中に行われる、ＣＰＵインターフェースと通信制御装置（ＢＭＣ）の間の通信のプロトコルが定義される。破線は、待機信号６０４を示す。待機信号６０４は、ＣＰＵインターフェースと通信制御装置の間のプロトコルまたはハンドシェーク手順が、情報伝送の時間全体にわたって継続することを示すことが意図されている。
【００７４】
ブロック６０２の後に、処理は、もう一度分岐して、ブロック６０６および６０８に同時に達する。ブロック６０６は、ＣＰＵインターフェース５００（図５）によって送られたデータの、並列書込バッファでの蓄積を示し、ブロック６０８は、本発明による通信制御装置に含まれるアービトレーション遅延タイマ（図示せず）の初期化および始動を示す。
【００７５】
ブロック６０６の後に、処理は、ブロック６１０および６１２に同時に達する。ブロック６１０は、並列書込バッファが満杯であるか否か、すなわち、すべてのバッファ・メモリが使用されているか否かの判定を示す。そうである場合には、処理は、並列書込バッファ（ＰＷＢ）がもう一度作動可能になるまで待機する。これは、破線に沿ってブロック６０２に渡される待機信号６０４によって、およびブロック６１６の接続子Ｆによって示されるように図５のブロック５１０に伝送される信号６１４（図５の符号５２２）によって示される。並列書込バッファにスペースが残っている場合には、処理は、反復的な形でブロック６１０からブロック６０６に戻って、上で説明した並列書込バッファ（ＰＷＢ）へのデータの蓄積を継続する。
【００７６】
ブロック６１２をもう一度参照すると、処理は、並列書込バッファ（ＰＷＢ）に蓄積されたデータのビット・カウントが指定された量に達した場合に限って、ここからブロック６１８に進む。ブロック６１８は、ブロック６１２の比較の肯定の結果と、ブロック６２０の接続子Ｃ（図７と比較されたい）から来る処理の出現との間の論理「ＡＮＤ」を示す。言い換えると、そのような前提条件の両方が満たされる時に限って、処理がブロック６２２に進む。処理は、ブロック６２４の接続子Ｅ（図８と比較されたい）を介してもブロック６２２に達する。
【００７７】
ブロック６２２を参照すると、ブロック６２２は、メッセージ・フレームの伝送を示す。伝送は、メッセージ・フレームの伝送が完了するまで継続される。メッセージ・フレーム全体が送信されたか否かの判定を示すブロック６２６に示されているように、処理は、伝送がまだ進行中である場合に、反復的な形でブロック６２２に戻る。伝送が完了した場合には、処理は、ブロック６２８の接続子Ｘに進み、図５の通信制御装置状況のブロック５１０に完了信号を送る。
【００７８】
メッセージ・フレームの伝送と同時に、通信制御装置が、ブロック６３０に示されているように、伝送再編成要求が発生するか否かを監視している。そのような要求が発生する場合に限って、処理は、両方が図８に示されている、ブロック８００にブロック８０２を介してつながるブロック６３２の接続子Ｄに継続する。それと同時に、メッセージ・フレームの伝送が、すべてのバス・チャネルが再割り当てされるまで停止される。これは、ブロック６２２に戻る転送停止信号６３４を返す破線によって示される。言い換えると、フレーム伝送処理は、接続子Ｅを待つ、すなわち、伝送は、伝送再編成要求によって開始された処理がブロック６２２にリターンするまで、中断される。
【００７９】
アービトレーション遅延タイマ（図示せず）の初期化および始動を示すブロック６０８に戻ると、処理は、ブロック６０８からブロック６３６に継続される。ブロック６３６は、アービトレーション遅延時間が経過したか否かの判定を示す。そうである場合には、処理は、図７に示されたブロック７００の接続子Ｂにつながるブロック６３８の接続子Ｂに進む。アービトレーション時間が経過していない場合すなわち、タイマが０に達していない場合には、タイマを減分またはカウント・ダウンし、処理は、反復的な形でブロック６０８に戻る。
【００８０】
図７を参照すると、本発明による通信制御装置（ＢＭＣ）に接続されたＣＰＵインターフェースとの通信の制御シーケンスを示す高水準流れ図の継続、特に、バス使用に関する制御シーケンスを示す高水準論理流れ図が示されている。ブロック７００の接続子Ｂから始めて、処理は、使用されるネットワーク・アービトレーション・プロトコルに応じて、ブロック７０２またはブロック７０４のいずれかに達する。キャリア・センス多重アクセス／衝突検出（ＣＳＭＡ／ＣＤ）プロトコルが使用される場合には、処理はブロック７０２に進み、そうではなく、キャリア・センス多重アクセス／衝突回避（ＣＳＭＡ／ＣＡ）などの決定論的アービトレーション・プロトコルが使用される場合には、処理はブロック７０４に達する。
【００８１】
アービトレーションの成功およびバスへのアクセスの取得の後に、処理フローは、上で説明したように使用されるアービトレーション・プロトコルに応じてブロック７０２またはブロック７０４のいずれかからブロック７０６に達する。ブロック７０６は、上で詳細に説明したフレーム制御フィールドＦＣ（１）の伝送を示す。フレーム制御フィールドＦＣ（１）には、メッセージ・フレーム・ヘッダ識別子が含まれる。次に、処理は、バスが空いているか否かの判定を示すブロック７０８に進む。そうである場合には、ブロック７１０、７１２、および７１４によって示される３つのタスクが、同時に行われる。ここで、ブロック７０１は、チャネル割振りレジスタの更新を示し、ブロック７１２は、バス・チャネル転送レジスタのセットアップまたは編成を示し、ブロック７１４は、好ましいバス割振りを有するフレーム制御フィールド・データの伝送または新しいバス割当てのブロードキャストを示す。
【００８２】
逆に、バスのどれもが占有に使用可能でない場合には、ブロック７１６、７１８、および７２０に示されたタスクが実行される。ここで、ブロック７１６は、フレーム制御フィールド（ＦＣ）データの伝送、アクティブ伝送の置換、および新しいバス割当てのブロードキャストを示す。ブロック７１８は、バス・チャネル転送レジスタのセットアップまたは編成を示し、ブロック７２０は、チャネル割振りレジスタの更新を示す。その後、処理は、ブロック７１６からブロック７２２に進む。ブロック７２２は、フレーム制御フィールドＦＣ（３）状況すなわちアクティブ・メッセージ伝送状況の受け取りを待ち、バス再編成またはチャネル転置の前に実行中のすべての同時メッセージ転送タスクによって成功裡に受信されたビット数を示す処理を示す。
【００８３】
以下では、ブロック７１４および７２２からの動作のフローが、論理「ＯＲ」を示すブロック７２４で一緒になる、すなわち、処理が、ブロック７１４とブロック７２２のどちらから来る場合でも継続される。その後、処理は、反復的な形で、ブロック７２４の接続子Ｃを介し、ブロック６１８へのブロック６２０（どちらモズ６に図示）の接続子Ｃを介してリターンする。
【００８４】
最後に、図８を参照すると、ＣＰＵインターフェースとの通信の制御シーケンスを示す高水準流れ図のもう１つの部分が示されており、特に、アクティブ伝送の置換の制御シーケンスを示す高水準論理流れ図が示されている。処理は、バスがフレーム制御フィールドＦＣ（１）すなわち、フレーム制御フィールド・メッセージ・ヘッダ識別子に従って初期化されつつある場合に限って、ブロック８００から進む。
【００８５】
その後、ブロック８０４、８０６、および８０８によって示される、３つのタスクが同時に実行される。ブロック８０４は、フレーム制御フィールド・データＦＣの受取、アクティブ伝送の転置、および新しいバス割当てのブロードキャストを示す。ブロック８０６は、上で説明した、フレーム制御フィールドＦＣ（３）に従う転送レジスタの再初期化を示す。さらに、ブロック８０８は、チャネル割振り状態レジスタの更新を示す。
【００８６】
そのような作業を終えた後に、処理は、ブロック８０６から、バス・チャネル転送レジスタのセットアップおよび編成を示すブロック８１０に進む。これには、成功裡に伝送されたデータ・ビットの数に従うバス・チャネル転送レジスタの再割当てまたはロードと、各々のデータの再ロードが含まれる。
【００８７】
次に、処理は、ブロック８１４の接続子Ｅを介し、どちらも図６に示されているブロック６２４を介してブロック６２２に転送されるメッセージ伝送の再トリガを示すブロック８１２に進む。
【００８８】
本発明は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組合せで実現することができる。すべての種類のコンピュータ・システム（または本明細書で説明した方法を実行するように適合された他の装置）が、適する。ハードウェアとソフトウェアの通常の組合せは、ロードされ実行される時にコンピュータ・システムが本明細書に記載の方法を実行するようにコンピュータ・システムを制御するコンピュータ・プログラムを伴う汎用コンピュータ・システムとすることができる。本発明は、本明細書に記載の方法の実施形態を可能にする特徴のすべてを含み、コンピュータ・システムにロードされた時にこれらの方法を実行することができる、コンピュータ・プログラム製品に組み込むこともできる。
【００８９】
この文脈でのコンピュータ・プログラム手段またはコンピュータ・プログラムは、情報処理能力を有するシステムに、直接にまたは、ａ）別の言語、コード、または表記への変換、あるいはｂ）異なる材料での再生のいずれかまたは両方の後のいずれかに特定の機能を実行させることを意図された命令の組の、任意の言語、コード、または表記での、すべての表現を意味する。
【図面の簡単な説明】
【図１】 本発明による通信制御の方法または装置と共に使用されるネットワークの一部を示す高水準ブロック図である。
【図２】 本発明による、経時的なチャネル占有の例示的過程を示す図である
【図３】 本発明による通信制御装置の実施形態を示す高水準ブロック図である。
【図４】 本発明による通信制御装置を示す高水準ブロック図である。
【図５】 ＣＰＵインターフェースと通信する制御シーケンスを示す高水準論理流れ図である。
【図６】 データ伝送の制御シーケンスを示す高水準論理流れ図である。
【図７】 バス使用の制御シーケンスを示す高水準論理流れ図である。
【図８】 アクティブ伝送の転置の制御シーケンスを示す高水準論理流れ図である。

Claims (5)

1. データ・ソース（１０２〜１１２のいずれか）と、複数のチャネル（１１６〜１２０）に細分される伝送機構（１１４）とを有するネットワーク（１００）の通信制御方法であって、
   前記データ・ソースが占有することができる前記複数のチャネル（１１６〜１２０）のサブセットを決定するステップと、
   前記データ・ソースから発するデータ・ストリームを、チャネルの前記サブセットを介する同時伝送を可能にするフォーマットに変換するステップと、
   チャネルの前記サブセットを介して前記変換されたデータ・ストリームを同時に伝送するステップと含み、
   前記決定するステップが、前記複数のチャネルの状態を検査して空きチャネルを見つけることと、前記データ・ソースに関する情報、特に占有されるチャネルの最大個数、前記伝送機構を介するデータの送出のデータ・ソースの優先順位、および前記データ・ソースが前記ネットワークに入れることができる最大ビット・レートを保持し且つ前記伝送機構に関する情報、特にチャネルの総数および各チャネルの最大伝送速度を保持するテーブルを検索することにより、使用中のチャネルを介して現在伝送されている情報の優先順位を検査することと、現在伝送されている情報の前記優先順位がより低い優先順位を有する場合に、データを伝送するための制御を奪うために前記使用中のチャネルの１つまたは複数を選択することとを含み、
   前記変換するステップが、前記チャネルの各々の最大伝送速度特性を利用することを可能にする形で実行される、通信制御方法。
2. 前記変換されたデータ・ストリームの伝送中に、チャネルの前記サブセットの１つまたは複数のチャネルが使用不能になる場合に、チャネルの減らされたサブセットの間で前記変換されたデータ・ストリームを再分配するステップをさらに含む、請求項１に記載の通信制御方法。
3. 前記変換されたデータ・ストリームの伝送中に、１つまたは複数の追加チャネルが使用可能になる場合に、チャネルの拡張されたサブセットの間で前記変換されたデータ・ストリームを再分配するステップをさらに含む、請求項１に記載の通信制御方法。
4. 前記変換するステップが、前記データ・ストリームのバッファリングを含む、請求項１に記載の通信制御方法。
5. 前記変換するステップが、前記データ・ストリームの情報を保持するデータ・パケットを作成することを含む、請求項１に記載の通信制御方法。

Images