JPS59115556A - 電荷転送形シフトレジスタ - Google Patents

電荷転送形シフトレジスタ

Info

Publication number
JPS59115556A
JPS59115556A JP57225212A JP22521282A JPS59115556A JP S59115556 A JPS59115556 A JP S59115556A JP 57225212 A JP57225212 A JP 57225212A JP 22521282 A JP22521282 A JP 22521282A JP S59115556 A JPS59115556 A JP S59115556A
Authority
JP
Japan
Prior art keywords
transfer
charge
electrode
shift register
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57225212A
Other languages
English (en)
Inventor
Koichi Sekine
弘一 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57225212A priority Critical patent/JPS59115556A/ja
Publication of JPS59115556A publication Critical patent/JPS59115556A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14887Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はラインセンサなどに用いられる電荷転送形シフ
トレジスタに係シ、特に過剰電荷が電荷転送形シフトレ
・ゾスタに流入した際の過剰電荷によるシフトレジスタ
中のブルーミング現象を防止するだめの構造に関する。
〔発明の技術的背景〕
第1図(、)は従来の2相駆動形の電荷転送形シフトレ
ジスタの平面構成を概略的に示しておシ、そのB −B
’線に沿う断面を第1図(b)に示し、同じ< c −
c’線に沿う断面および半導体基板内の電位井戸の分布
状態の一例を第1図(c)に示している。第1図(、)
乃至(c)において、1は一導電形半導体基板(たどえ
はp形シリコン基板)でおシ、その上に絶縁膜2を介し
て転送電極群が電荷転送方向に並設されている。この場
合、クロックツ9ルスφlが印加される転送電極用とし
ては2個並設された1組の転送電極3’Lr3Lがクロ
ックパルスφ2が印加される転送電極としては同じく2
個並設された1組の転送電極3′2゜32とが交互に繰
り返している。4は上記転送電極群下の電荷転送チャン
ネルであシ、このチャンネル4は電荷転送方向に沿って
形成される前記基板1と同−導電形の不純物領域である
p領域5によってその幅が定義されている。この場合、
上記チャンネル4は、前記基板1とは反対導電形の互い
に濃度が異なる2種類の不純物領域であるn領域および
n−領域が同一相の2個の転送電極下にそれぞれ対応し
て設けられることによって、電荷転送の方向性を持つよ
うに形成されている。
上記構成のシフトレジスタにおいては、第1相クロツク
φlが正の所定電圧(ハイレベル)、第2相クロツクφ
2が接地電位(ロウレベル)のときには、第1図(c)
に示すように第1相用の転送電極3’1  p31下の
電位井戸が第2相用の転送電極3’2.32下の電位井
戸よシも深くなる。次に、上記とは逆に第1相クロツク
φ1がロウレベル、第2相クロツクφ2がハイレベルの
ときには、第1相用の転送電極3’l、31下の電位井
戸が浅くなり、第2相用の転送電極3’2z32下の電
位井戸が深くなる。なお、第1相用の転送電極3′l 
、31下ではn領域。
n″″″領域異によシ所定の電位差ΔVが生じ、同様に
第2相用の転送電極”2p32下でも電位差ΔVが生じ
る。したがって、第1相クロツクφlおよび第2相クロ
ツクφ2が交互に印加されることによって、シフトレジ
スタの入力信号電荷が上記クロックφ1 、φ2に同期
して電荷転送方向(転送電極31→3′2→32→3′
1→31・・・)へ転送される。
〔背景技術の問題点〕
上記シフトレジスタにおいて、最大転送電荷量は、通常
は同一相の1組の転送電極下の2種類の不純物領域(n
領域、n−領域)に生じる電位差ΔV(電位井戸の深さ
の差)で決まる。
ここで、該1組の転送電極の内深い方の電位井戸に対応
する転送電極を以下の説明では電荷蓄積用転送電極と称
し、浅い方の電位井戸に対応する転送電極を電荷転送用
転送電極と称する。
この最大電荷転送量以上の電荷が上記シフトレジスタに
入力すると、−転送段の転送能力を越える過剰な電荷は
転送されずに取シ残され、後段側の転送段から転送され
てくる電荷に加算されるようになる。即ち、おる転送段
で一度でも過剰電荷の取シ残しが起こると、それに続く
後段側の転送段からの電荷情報が劣化してしまう。
しだがって、上記シフトレジスタをたとえばラインセン
サにおける信号電荷の読み出しに用いる場合に次のよう
な問題が生じる。即ち、ラインセンサにおいては、ライ
ン状に配列された各感光領域で発生した信号電荷は、感
光領域に隣接して並設された電荷転送形シフトレジスタ
に同時に(並列に)転送され、このシフトレジスタ中を
転送されて外部に時系列的に読み出される。いま、上記
感光領域で発生した電荷量が前記シフトレジスタの最大
転送電荷量以上になると上記過剰電荷の取シ残しが生じ
、感光領域での発生電荷量がさらに増大すると、信号電
荷の読み出しに続く空送り期間(感光領域からシフトレ
ジスタへの信号電荷の転送がない期間)に漏れ込むよう
になる。この空送シ期間の読み出し出力は、通常は信号
電荷出力がない場合の基準レベルとして用いられ、信号
電荷出力がある場合の読み出し出力レベルと上記基準レ
ベルとの差を信号出力として使用している。したがって
、上記基準レベルに過剰電荷の漏れによる成分が含まれ
ると、信号出力に誤差が生じ、ラインセンサの性能が劣
化してしまう。
そこで、通常は上記問題の対策として、感光領域に過剰
電荷を吸収するだめのオーバーフロードレインを設け、
感光領域で発生し蓄積される信号電荷の最大値を電荷転
送形シフトレジスタの最大転送電荷量以下にすることに
よって、過剰電荷の取シ残しの防止を図っている。
しかし、上記のような構造を採用しても、感光領域の信
号電荷を電荷転送形シフトレジスタへ転送する期間に発
生した電荷に対してはオーバーフロードレインは無力で
あるので、感光領域への入力光が強力になると信号電荷
の発生刊が多くなり、過剰電荷の取り残しが起こるとい
う問題があった。
〔発明の目的〕
本発明は上記の事情に鑑みてなされたもので、最大転送
電荷量以上の信号電荷が入力しても各転送段で過剰電荷
の取シ残しが起こることはなく、性能の良い電荷転送形
シフトレジスタを提供するものである。
〔発明の概要〕
即ち、本発明の電荷転送形シフトレジスタは、半導体基
板上に設けられたシフトレジスタ部の片側でその電荷転
送方向に沿って前記基板とは逆導電形の不純物領域より
なるオーバーフロードレインを設け、このオーバーフロ
ードレインと前記シフトレジスタの各転送段の電荷蓄積
用転送電極との間で上記転うA電極に隣接して電荷転送
制御領域を設け、この制御領域下には前記転送電極のう
ち電荷蓄積用転送電極下の電位井戸より浅くかつ電荷転
送用転送電極下の電位井前記オーバーフロードレインに
は前記転送電極下の電位井戸よりも常に深い電位を与え
るようにしたことを特徴とするものである。
したがって、各転送段の最大蓄積電荷量が、電荷蓄積用
転送電極下の電位井戸と制御領域下の電位井戸との差に
よって決まるように、シフトレジスタに上記最大蓄積電
荷量以上の信号電荷が入力したときには過剰分の電荷が
制御領域下を経てオーバーフロードレインに排出される
ようになシ、各転送段で過剰電荷が取り残されるような
ことはない。
〔発明の実施例〕
以下、本発明の一実施例として2相駆動形の電荷転送形
シフトレジスタについて図面を参照して詳細に説明する
。第2図(、)は上記シフトレジスタの平面構成を概略
的に示しており、そのB −B’線に沿う断面および半
導体基板内の電位井戸の分布状態の変化の様子を第2図
(b)に示している。第2図(、) (b)に示すシフ
トレジスタにおいて、半導体基板1.絶縁膜2.転送電
極群(つまり、第1相用の1組の転送電極3′1゜31
および第2相用の1組の転送電極3′2゜32)、電荷
転送チャネル(n領域、n−領域)、p+領域5は、第
1図(a) (b) (C)を参照してそれぞれ前述し
たものと同じであるので、第1図中と同一符号を付して
その説明を省略する。このようにシフトレジスタ部が形
成された半導体基板1上において、シフトレジスタ部の
片側でその電荷転送方向に沿って一定幅のオーバーフロ
ードレイン6が形成されており、これは半導体基板1と
反対導電形(本例ではn形)の不純物領域からなり、正
の高電圧が印加される。7は、各相の転送電極のうちn
領域の上方の電荷蓄積用の転送電極31e32それぞれ
に隣接し前記オーバーフロードレイン6との間に形成さ
れた電荷転送制御領域(オーバーフロー制御デート電極
)であって、隣接する転送電極31または32と同電位
に保たれるように配線されている。また、上記ダート電
極7下にも電荷転送チャンネル4′が形成されており、
このチャンネル4′と上記転送電極31,3.下の電荷
転送チャンネル4とが連続するように前記p+領領域が
形成されている。この場合、ダート電極7下の電位井戸
が電荷蓄積用転送電極31.32下の電位井戸と転送電
極3′l  t 3’2下の電位井戸との中間値になる
ように形成されている。即ち、上記各電極下の電位井戸
は第3図に示すような電極電圧依存特性を有する。ここ
で、電極電圧のロウレベルおヨヒハイレペルは、クロッ
クφl 、φ2の低電圧(接地電位)および正の所定電
圧に和尚する。また、上記電荷蓄積用転送電極31 。
32にハイレベルが印加されたときのその電極下の電位
井戸よりも前記オーバーフロードレイン6の電位が深い
したがって、上記シフトレジスタにおいて、第1相クロ
ツクφlがノhイレペル、第2相クロックφ2がロウレ
ベルのときには、基板1内の電位井戸の分布は第2図(
b)に実線で示すようになシ、上記とは逆に第1相クロ
ツクφ1がロウレベル、fF、2相クロツクφ2がノ・
イレベルノトきには、第2図(b)に点線で示すような
電位井戸分布となる。なお、第2図(b)中の点線矢印
は、上記クロックφ2がノ・イレペルからロウレベルに
変化し、クロックφ1−がロウレベルから71イレペル
に変化したときに、電位井戸分布が点線表示から実線表
示へ変化することによって信号電荷が第2相用の電荷蓄
積用転送電極32下の電位井戸から電荷転送方向側の第
1相用の電荷蓄積用転送電極31下の電位井戸まで転送
される様子を示している。この際、上記転送電極31下
に蓄積可能な最大蓄積電荷量は、上記転送電極31下の
電位井戸と隣接するケ゛−ト電極7下の電位井戸との深
さの差(電位井戸差)ΔV′で決まシ、この値は第1相
の1組の転送電極3′1tJl下の電位井戸差ΔVで決
まる最大転送電荷量より小さい。したがって、上記電荷
蓄積用転送電極31下の最大蓄積電荷量を越える過剰電
荷は隣接するダート電極7下を経てオーバーフロードレ
イン6に排出される。
同様に、上記とは逆に第1相用の転送段から第2相用の
転送段へ信号電荷が転送されるときには、第2相用の電
荷蓄積用転送電極32下の最大蓄積電荷量を越える過剰
電荷が隣接するダート電極7下を経てオーバーフロード
レイン6に排出される。
即ち、上記シフトレジスタによれば、電荷蓄積用転送電
極31あるいは32とこれに隣接するダート電極7との
各電極下の電位井戸差ΔV′によって決まる最大蓄積電
荷量が同一相の1組の転送電極3′、、s、あるいは”
2v32の各電極下の電位井戸差ΔVよシも常に小さく
、各転送段において上記最大蓄積電荷量を越える過剰電
荷があればオーバーフロードレイン6へ排出される。し
たがって、上記シフトレジスタにその最大転送電荷量以
上の信号電荷が入力したとしても、従来例におけるよう
な各転送段で過剰電荷が取シ残されて後段側の転送段か
らの電荷情報を劣化させるというような問題は解決され
、性能の良いシフトレジスタが得られる。
まだ、上記シフトレジスタをたとえばラインセンサの信
号電荷読み出し転送部に用いる場合には、感光領域から
電荷転送形シフトレジスタへ信号電荷を転送する期間に
過剰な電荷が発生しても、この過剰電荷はオーバーフロ
ー制御ダート電極下を経てオーバーフロードレインへ排
出されるので、上記シフトレジスタの実際の最大転送電
荷量が最大蓄積電荷量以下のままであり、過剰電荷の取
り残しが生じることはない。
なお、上記実施例は二相駆動形のシフトレジスタを示し
たが、本発明はこれに限らず単相9三相、四相駆動形の
電荷虻送形シフトレジスタにも適用できるものでアシ、
電荷転送制御領域下の電位井戸がそれに対応する電荷蓄
積用転送電極下の電位井戸に電荷転送方向の反対側で隣
接する電位井戸よりも常に深くなるように形成すること
によって上記実施例と同様な効果が得られる。
〔発明の効果〕
上述したように本発明の電荷転送形シフトレジスタによ
れば、最大転送電荷量以上の信号電荷が入力しても各転
送段で過剰電荷の取シ残しが起こることはなく、電荷情
報の劣化を防止でき、性能の向上を図ることができる。
【図面の簡単な説明】
第1図(a)は従来の電荷転送形シフトレジスタの平面
的な構成を概略的に示す構成説明図、第1図(b)は第
1図(、)のB −B’線に沿う断面構造を示す構成説
明図、第1図(c)は第1図(、)のc −c’線に沿
う断面構造および電位井戸分布を示す構成説明図、第2
図(−)は本発明に係る電荷転送形シフトレジスタの平
面的構成を概略的に示す構成説明図、第2図(b)は第
2図(、)のB −B’線に沿う断面構造および電位井
戸分布を示す構成説明図、第3図は第2図(、)の2種
の転送電極およびダート電極に対する電極電圧対電種下
電位井戸の深さの関係の一例を示す特性図である。 1・・・半導体基板、2・・・絶縁膜、3’l+31+
”2tJ2・・・転送電極、4,4’・・・電荷転送チ
ャンネル、6・・・オーバーフロードレイン、7・・・
オ−パーフロー制御ダート電極。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けられた電荷転送形シフトレジスタ部
    と、このシフトレジスタ部の片側でその電荷転送方向に
    沿って形成され前記半導体基板とは逆導電形の不純物領
    域よりなるオーバー70−ドVインド、このオーバーフ
    ロードレインと前記シフトレジスタの各転送段の電荷蓄
    積用転送電極との間でこの転送電極に隣接して形成され
    た電荷転送制御領域とを具備し、上記電荷転送制御領域
    下の電位井戸には該電荷転送制御領域と隣接する前記転
    送電極下の電位井戸よシも浅く、かつ電荷転送方向の反
    対側で隣接する電位井戸よりも常に深くなるような電位
    井戸を形成し、前記オーバーフロードレインには前記転
    送電極下よりも常に深い電位を与えるようにしてなるこ
    とを特徴とする電荷転送形シフトレジスタ。
JP57225212A 1982-12-22 1982-12-22 電荷転送形シフトレジスタ Pending JPS59115556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57225212A JPS59115556A (ja) 1982-12-22 1982-12-22 電荷転送形シフトレジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57225212A JPS59115556A (ja) 1982-12-22 1982-12-22 電荷転送形シフトレジスタ

Publications (1)

Publication Number Publication Date
JPS59115556A true JPS59115556A (ja) 1984-07-04

Family

ID=16825738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57225212A Pending JPS59115556A (ja) 1982-12-22 1982-12-22 電荷転送形シフトレジスタ

Country Status (1)

Country Link
JP (1) JPS59115556A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149472A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 電荷転送装置
JPS61184876A (ja) * 1985-02-12 1986-08-18 Matsushita Electronics Corp 電荷転送装置
JP2001167738A (ja) * 1999-11-30 2001-06-22 Koninkl Philips Electronics Nv 高圧ガス放電ランプ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149472A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 電荷転送装置
JPH0682693B2 (ja) * 1984-08-17 1994-10-19 松下電子工業株式会社 電荷転送装置
JPS61184876A (ja) * 1985-02-12 1986-08-18 Matsushita Electronics Corp 電荷転送装置
JP2001167738A (ja) * 1999-11-30 2001-06-22 Koninkl Philips Electronics Nv 高圧ガス放電ランプ

Similar Documents

Publication Publication Date Title
US4540901A (en) Image-sensing charge-coupled device with both high-speed and low-speed read-outs
JPS59115556A (ja) 電荷転送形シフトレジスタ
US4649407A (en) Charge coupled device for transferring electric charge
JPS61198676A (ja) 半導体集積回路装置
JP3214428B2 (ja) カラーリニアイメージセンサおよびその駆動方法
JPS60260154A (ja) 電荷結合素子の駆動法
JPS63313862A (ja) 電荷転送装置
EP0607874A1 (en) Solid state image sensor
JP3060649B2 (ja) 半導体装置及びその駆動方法
JP3055635B2 (ja) 電荷結合素子
JPH0661469A (ja) Ccd映像素子
JPH03246952A (ja) 電荷結合素子
JPH0424871B2 (ja)
JPS6271273A (ja) 電荷結合素子の製造方法
JPS6351670A (ja) 固体撮像素子
JP2917371B2 (ja) 固体撮像素子
JP2885160B2 (ja) 電荷転送装置及びその製造方法
JPS60136258A (ja) 電荷結合装置
JP2723054B2 (ja) 電荷転送素子
JP2993112B2 (ja) 電荷転送装置
JP3381151B2 (ja) 電荷転送装置
JPH01103872A (ja) 固体撮像装置
JPH01251756A (ja) 電荷結合装置
JPS6238868B2 (ja)
JPH03116841A (ja) 電荷結合素子