JP2885160B2 - 電荷転送装置及びその製造方法 - Google Patents
電荷転送装置及びその製造方法Info
- Publication number
- JP2885160B2 JP2885160B2 JP7336288A JP33628895A JP2885160B2 JP 2885160 B2 JP2885160 B2 JP 2885160B2 JP 7336288 A JP7336288 A JP 7336288A JP 33628895 A JP33628895 A JP 33628895A JP 2885160 B2 JP2885160 B2 JP 2885160B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- gate insulating
- transfer device
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電荷転送装置に関
し、特に出力トランジスタを一体的に有する電荷転送装
置に適用して好適な電荷転送装置に関する。
し、特に出力トランジスタを一体的に有する電荷転送装
置に適用して好適な電荷転送装置に関する。
【０００２】
【従来の技術】信号電荷量に対応した電圧を出力する電
荷転送装置は、例えば固体撮像装置に用いられる。従来
の電荷転送装置の断面図を図３に示す。これは、二相の
クロックによって駆動される埋込みチャネル型の電荷転
送装置の例であって、同図に示すようにＰ型シリコン基
板１１の主面にＮ型拡散層１２が設けられ、かつこのシ
リコン基板上にはそれぞれゲート酸化膜１３，１４ を
介して互いに層間酸化膜により分離された第１層転送電
極１５と第２層転送電極１６が交互に配置されている。
また、前記Ｎ型拡散層１２の表面の第２転送電極１６の
直下には、二相クロックパルスによる電荷転送を実現す
るための電位障壁となるＮ- 型領域１７がイオン注入等
により形成されている。さらに、電荷検出部にはコンタ
クト層１８、ゲート電極１９を有する出力用トランジス
タが設けられる。
荷転送装置は、例えば固体撮像装置に用いられる。従来
の電荷転送装置の断面図を図３に示す。これは、二相の
クロックによって駆動される埋込みチャネル型の電荷転
送装置の例であって、同図に示すようにＰ型シリコン基
板１１の主面にＮ型拡散層１２が設けられ、かつこのシ
リコン基板上にはそれぞれゲート酸化膜１３，１４ を
介して互いに層間酸化膜により分離された第１層転送電
極１５と第２層転送電極１６が交互に配置されている。
また、前記Ｎ型拡散層１２の表面の第２転送電極１６の
直下には、二相クロックパルスによる電荷転送を実現す
るための電位障壁となるＮ- 型領域１７がイオン注入等
により形成されている。さらに、電荷検出部にはコンタ
クト層１８、ゲート電極１９を有する出力用トランジス
タが設けられる。
【０００３】この電荷転送装置において、図３に示すよ
うに、第１層転送電極１５のＢ，Ｄ，Ｆと、第２層転送
電極１６のＡ，Ｃ，Ｅにそれぞれ図４（ｂ）に示すタイ
ミングの二相のクロックφ１，φ２を印加した時のポテ
ンシャル分布を図４（ａ）に示す。いま、ｔ＝ｔ１の
時、φ１＝Ｖ０，φ２＝０で、第１層転送電極Ｂの下の
ポテンシャル井戸に信号電荷（電子）が蓄積されている
とする。次に、ｔ＝ｔ２の時、φ１＝０，φ２＝Ｖ０と
なり、信号電荷は第１層転送電極Ｄの下のポテンシャル
井戸に転送される。このようにして信号電荷は順次右方
向へ転送される。すなわち第１層転送電極１５が蓄積ゲ
ートであり、第２層転送電極１６が障壁ゲートである。
うに、第１層転送電極１５のＢ，Ｄ，Ｆと、第２層転送
電極１６のＡ，Ｃ，Ｅにそれぞれ図４（ｂ）に示すタイ
ミングの二相のクロックφ１，φ２を印加した時のポテ
ンシャル分布を図４（ａ）に示す。いま、ｔ＝ｔ１の
時、φ１＝Ｖ０，φ２＝０で、第１層転送電極Ｂの下の
ポテンシャル井戸に信号電荷（電子）が蓄積されている
とする。次に、ｔ＝ｔ２の時、φ１＝０，φ２＝Ｖ０と
なり、信号電荷は第１層転送電極Ｄの下のポテンシャル
井戸に転送される。このようにして信号電荷は順次右方
向へ転送される。すなわち第１層転送電極１５が蓄積ゲ
ートであり、第２層転送電極１６が障壁ゲートである。
【０００４】このようにして転送された信号電荷は、前
記した電荷検出部において電荷量に対応した電圧に変換
され、その電圧を出力用トランジスタを介して出力する
ことにより、電荷転送装置に蓄積された情報を取り出す
ことができる。従来、この出力用トランジスタのゲート
１９は第１層転送電極１５と同時に形成され、そのゲー
ト酸化膜２０は第１層転送電極１５下のゲート酸化膜１
３と同時に形成されている。
記した電荷検出部において電荷量に対応した電圧に変換
され、その電圧を出力用トランジスタを介して出力する
ことにより、電荷転送装置に蓄積された情報を取り出す
ことができる。従来、この出力用トランジスタのゲート
１９は第１層転送電極１５と同時に形成され、そのゲー
ト酸化膜２０は第１層転送電極１５下のゲート酸化膜１
３と同時に形成されている。
【０００５】
【発明が解決しようとする課題】上述した従来の電荷転
送装置では、第１層転送電極１５と第２層転送電極１６
との間の絶縁耐圧を確保するためには、両者間の絶縁膜
の膜厚、換言すれば上層側の第２層転送電極１６下のゲ
ート酸化膜１４は約１００ｎｍの厚さが必要とされる。
一方、二相クロックによる電荷転送を可能にするポテン
シャル分布を得るためには第１層転送電極１５下のポテ
ンシャル井戸を第２層転送電極１６下のポテンシャル井
戸より２Ｖ程度深くする必要があり、この電位差を得る
ためには第１層転送電極１５下のゲート酸化膜１３は第
２層転送電極１６下のゲート酸化膜１４に対して約２０
ｎｍ程度薄くする必要がある。したがって、これらの結
果として蓄積ゲートとしての第１層転送電極１５下のゲ
ート酸化膜１３は約８０ｎｍの厚さに形成されることに
なる。
送装置では、第１層転送電極１５と第２層転送電極１６
との間の絶縁耐圧を確保するためには、両者間の絶縁膜
の膜厚、換言すれば上層側の第２層転送電極１６下のゲ
ート酸化膜１４は約１００ｎｍの厚さが必要とされる。
一方、二相クロックによる電荷転送を可能にするポテン
シャル分布を得るためには第１層転送電極１５下のポテ
ンシャル井戸を第２層転送電極１６下のポテンシャル井
戸より２Ｖ程度深くする必要があり、この電位差を得る
ためには第１層転送電極１５下のゲート酸化膜１３は第
２層転送電極１６下のゲート酸化膜１４に対して約２０
ｎｍ程度薄くする必要がある。したがって、これらの結
果として蓄積ゲートとしての第１層転送電極１５下のゲ
ート酸化膜１３は約８０ｎｍの厚さに形成されることに
なる。
【０００６】一方、前記したように、出力用トランジス
タは、そのゲート１９は第１層転送電極１５と同時に形
成され、そのゲート酸化膜２０は第１層転送電極１５下
のゲート酸化膜１３と同時に形成されているため、出力
用トランジスタのゲート酸化膜２０の厚さは必然的に約
８０ｎｍとなり、比較的に厚いものとなる。このため、
出力用トランジスタのコンダクタンスが低下され、近年
電荷転送装置に対して要求されている高Ｓ／Ｎ化，高速
化を満たすことが困難になっている。この場合、出力用
トランジスタのゲート酸化膜を部分的に薄く、或いは別
工程で製造することが考えられるが、製造工程が複雑化
することになり、また実際にこのような微細な加工を高
精度で行うことは極めて困難なものとなる。
タは、そのゲート１９は第１層転送電極１５と同時に形
成され、そのゲート酸化膜２０は第１層転送電極１５下
のゲート酸化膜１３と同時に形成されているため、出力
用トランジスタのゲート酸化膜２０の厚さは必然的に約
８０ｎｍとなり、比較的に厚いものとなる。このため、
出力用トランジスタのコンダクタンスが低下され、近年
電荷転送装置に対して要求されている高Ｓ／Ｎ化，高速
化を満たすことが困難になっている。この場合、出力用
トランジスタのゲート酸化膜を部分的に薄く、或いは別
工程で製造することが考えられるが、製造工程が複雑化
することになり、また実際にこのような微細な加工を高
精度で行うことは極めて困難なものとなる。
【０００７】本発明の目的は、出力用トランジスタの特
性を改善し、高Ｓ／Ｎ化及び高速化を可能にした電荷転
送装置及びその製造方法を提供することにある。
性を改善し、高Ｓ／Ｎ化及び高速化を可能にした電荷転
送装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、二相駆動の埋
込みチャネル電荷転送装置において、半導体基板の主面
に形成された不純物濃度が均一な拡散層と、この拡散層
上にゲート絶縁膜を介して配列形成された蓄積ゲートと
障壁ゲートとを備えており、蓄積ゲートのゲート絶縁膜
の膜厚は障壁ゲートのゲート絶縁膜の膜厚よりも厚く形
成され、これらゲート絶縁膜の膜厚の差に基づいて蓄積
ゲートと障壁ゲートの各チャネル電位間に電位差を設け
たことを特徴とする。ここで、転送電荷に対応した電圧
を出力する回路の少なくとも１つのトランジスタのゲー
ト絶縁膜を前記障壁ゲートのゲート絶縁膜と同じ膜厚に
形成することが好ましい。
込みチャネル電荷転送装置において、半導体基板の主面
に形成された不純物濃度が均一な拡散層と、この拡散層
上にゲート絶縁膜を介して配列形成された蓄積ゲートと
障壁ゲートとを備えており、蓄積ゲートのゲート絶縁膜
の膜厚は障壁ゲートのゲート絶縁膜の膜厚よりも厚く形
成され、これらゲート絶縁膜の膜厚の差に基づいて蓄積
ゲートと障壁ゲートの各チャネル電位間に電位差を設け
たことを特徴とする。ここで、転送電荷に対応した電圧
を出力する回路の少なくとも１つのトランジスタのゲー
ト絶縁膜を前記障壁ゲートのゲート絶縁膜と同じ膜厚に
形成することが好ましい。
【０００９】また、本発明の製造方法は、二相駆動の埋
込みチャネル電荷転送装置の製造方法であって、第１導
電型の半導体基板の主面に第２導電型の拡散層を均一不
純物濃度で形成する工程と、この半導体基板上に第１の
ゲート絶縁膜を形成する工程と、この第１のゲート絶縁
膜上に障壁ゲートを形成する工程と、前記障壁ゲート間
領域を含む前記半導体基板上に第１のゲート絶縁膜より
も厚く第２のゲート絶縁膜を形成する工程と、前記第２
のゲート絶縁膜上に蓄積ゲートを形成する工程を含んで
いる。この場合、第１のゲート絶縁膜と同時に出力回路
の少なくとも１つのトランジスタのゲート絶縁膜を形成
し、前記障壁ゲートと同時に前記トランジスタのゲート
を形成することが好ましい。
込みチャネル電荷転送装置の製造方法であって、第１導
電型の半導体基板の主面に第２導電型の拡散層を均一不
純物濃度で形成する工程と、この半導体基板上に第１の
ゲート絶縁膜を形成する工程と、この第１のゲート絶縁
膜上に障壁ゲートを形成する工程と、前記障壁ゲート間
領域を含む前記半導体基板上に第１のゲート絶縁膜より
も厚く第２のゲート絶縁膜を形成する工程と、前記第２
のゲート絶縁膜上に蓄積ゲートを形成する工程を含んで
いる。この場合、第１のゲート絶縁膜と同時に出力回路
の少なくとも１つのトランジスタのゲート絶縁膜を形成
し、前記障壁ゲートと同時に前記トランジスタのゲート
を形成することが好ましい。
【００１０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明の実施形態の断
面図である。同図において、Ｐ型シリコン基板１の主面
にＮ型拡散層２が設けられ、かつこのシリコン基板上に
はゲート酸化膜３，４を介して、互いに層間酸化膜によ
り分離された第１層転送電極５と第２層転送電極６が交
互に配置されている。さらに、電荷検出部にはコンタク
ト層８、ゲート電極９、ゲート酸化膜１０を有する出力
用トランジスタが設けられる。ここで、この実施形態で
は、二相クロックパルスによる電荷転送を実現するため
の電位障壁を、第１層転送電極５下の酸化膜３と第２層
転送電極６下の酸化膜４との膜厚差により設けており、
第２層転送電極６を蓄積ゲートとし、第１層転送電極５
を障壁ゲートとして構成している。また、これに伴い、
前記Ｎ型拡散層２は不純物濃度が均一化され、従来のよ
うな障壁用のＮ- 領域は形成されていない。また、出力
用トランジスタのゲート９は第１層転送電極５と同時
に、そのゲート酸化膜１０は第１層転送電極のゲート酸
化膜３と同時にそれぞれ形成される。
図面を参照して説明する。図１は本発明の実施形態の断
面図である。同図において、Ｐ型シリコン基板１の主面
にＮ型拡散層２が設けられ、かつこのシリコン基板上に
はゲート酸化膜３，４を介して、互いに層間酸化膜によ
り分離された第１層転送電極５と第２層転送電極６が交
互に配置されている。さらに、電荷検出部にはコンタク
ト層８、ゲート電極９、ゲート酸化膜１０を有する出力
用トランジスタが設けられる。ここで、この実施形態で
は、二相クロックパルスによる電荷転送を実現するため
の電位障壁を、第１層転送電極５下の酸化膜３と第２層
転送電極６下の酸化膜４との膜厚差により設けており、
第２層転送電極６を蓄積ゲートとし、第１層転送電極５
を障壁ゲートとして構成している。また、これに伴い、
前記Ｎ型拡散層２は不純物濃度が均一化され、従来のよ
うな障壁用のＮ- 領域は形成されていない。また、出力
用トランジスタのゲート９は第１層転送電極５と同時
に、そのゲート酸化膜１０は第１層転送電極のゲート酸
化膜３と同時にそれぞれ形成される。
【００１１】図２は前記電荷転送装置の製造方法の工程
一部を示す断面図である。先ず、図２（ａ）のように、
Ｐ型シリコン基板１の主面にＮ型不純物を均一に拡散し
てＮ型拡散層２を形成し、かつシリコン基板の表面を熱
酸化する等して膜厚３０ｎｍの第１のシリコン酸化膜を
形成する。この第１のシリコン酸化膜は第１層転送電極
のゲート酸化膜３として構成されるもので、この上に第
１のポリシリコンを所要の膜厚で形成し、かつこの第１
のポリシリコンと前記第１のシリコン酸化膜をフォトリ
ソグラフィ技術によりパターン形成して第１層転送電極
５を形成する。このとき、図示は省略したが、出力用ト
ランジスタのゲート酸化膜１０とゲート９をそれぞれゲ
ート酸化膜３と第１層転送電極５と同時に形成する。
一部を示す断面図である。先ず、図２（ａ）のように、
Ｐ型シリコン基板１の主面にＮ型不純物を均一に拡散し
てＮ型拡散層２を形成し、かつシリコン基板の表面を熱
酸化する等して膜厚３０ｎｍの第１のシリコン酸化膜を
形成する。この第１のシリコン酸化膜は第１層転送電極
のゲート酸化膜３として構成されるもので、この上に第
１のポリシリコンを所要の膜厚で形成し、かつこの第１
のポリシリコンと前記第１のシリコン酸化膜をフォトリ
ソグラフィ技術によりパターン形成して第１層転送電極
５を形成する。このとき、図示は省略したが、出力用ト
ランジスタのゲート酸化膜１０とゲート９をそれぞれゲ
ート酸化膜３と第１層転送電極５と同時に形成する。
【００１２】次いで、図２（ｂ）のように、全面に第２
のシリコン酸化膜４を１００ｎｍの膜厚に形成し、前記
第１層転送電極５を被覆し、かつ同時にゲート酸化膜４
とする。しかる上で、図２（ｃ）のように、全面に第２
のポリシリコンを所要の膜厚に形成し、かつこの第２の
ポリシリコンをフォトリソグラフィ技術によりパターン
形成して第２層転送電極６を形成する。なお、その後
は、上層の保護膜等を形成するが、ここでは説明は省略
する。
のシリコン酸化膜４を１００ｎｍの膜厚に形成し、前記
第１層転送電極５を被覆し、かつ同時にゲート酸化膜４
とする。しかる上で、図２（ｃ）のように、全面に第２
のポリシリコンを所要の膜厚に形成し、かつこの第２の
ポリシリコンをフォトリソグラフィ技術によりパターン
形成して第２層転送電極６を形成する。なお、その後
は、上層の保護膜等を形成するが、ここでは説明は省略
する。
【００１３】このように、Ｎ型拡散層２にはＮ- 領域を
形成しておらず、かつ第２層転送電極６のゲート酸化膜
４の厚さを第１層転送電極５のゲート酸化膜３の厚さよ
りも厚くすることにより、ゲート酸化膜の膜厚が厚くな
るほど酸化膜容量が減少してゲート酸化膜での転送電極
からの電位降下が大きくなり、ポテンシャル井戸が深く
形成されることになる。したがって、第１層転送電極５
下と第２層転送電極６下のポテンシャル井戸の深さの差
（電位障壁）をこのゲート酸化膜３，４の膜厚の差によ
って設けることが可能となる。
形成しておらず、かつ第２層転送電極６のゲート酸化膜
４の厚さを第１層転送電極５のゲート酸化膜３の厚さよ
りも厚くすることにより、ゲート酸化膜の膜厚が厚くな
るほど酸化膜容量が減少してゲート酸化膜での転送電極
からの電位降下が大きくなり、ポテンシャル井戸が深く
形成されることになる。したがって、第１層転送電極５
下と第２層転送電極６下のポテンシャル井戸の深さの差
（電位障壁）をこのゲート酸化膜３，４の膜厚の差によ
って設けることが可能となる。
【００１４】これにより、ここでは第１層転送電極を障
壁ゲートとして構成し、第２層転送電極を蓄積ゲートと
して構成し、図４（ｂ）に示したような二相のクロック
φ１，φ２を各転送電極に印加することで、図３に示し
た従来例のものと同様に、図４（ａ）のように信号電荷
は電極Ｂの下のポテンシャル井戸から電極Ｄの下のポテ
ンシャル井戸へと順次右方向へ転送され、出力用トラン
ジスタから出力される。
壁ゲートとして構成し、第２層転送電極を蓄積ゲートと
して構成し、図４（ｂ）に示したような二相のクロック
φ１，φ２を各転送電極に印加することで、図３に示し
た従来例のものと同様に、図４（ａ）のように信号電荷
は電極Ｂの下のポテンシャル井戸から電極Ｄの下のポテ
ンシャル井戸へと順次右方向へ転送され、出力用トラン
ジスタから出力される。
【００１５】したがって、各転送電極下間において所定
の電位差を得るためには、各転送電極下のゲート酸化膜
の膜厚の差を従来よりも大きくする必要があり、そのた
めに第１層転送電極５と第２層転送電極６との間の絶縁
耐圧を確保すべく第２層転送電極６下のゲート酸化膜４
を１００ｎｍに形成した場合には、第１層転送電極５下
のゲート酸化膜３の膜厚は従来よりも薄く３０ｎｍ程度
の膜厚となる。
の電位差を得るためには、各転送電極下のゲート酸化膜
の膜厚の差を従来よりも大きくする必要があり、そのた
めに第１層転送電極５と第２層転送電極６との間の絶縁
耐圧を確保すべく第２層転送電極６下のゲート酸化膜４
を１００ｎｍに形成した場合には、第１層転送電極５下
のゲート酸化膜３の膜厚は従来よりも薄く３０ｎｍ程度
の膜厚となる。
【００１６】そして、前記出力用トランジスタは、ゲー
ト９が第１層転送電極５と同時に、ゲート酸化膜１０は
第１層転送電極５下のゲート酸化膜３と同時に形成され
ているため、この出力用トランジスタのゲート酸化膜１
０は３０ｎｍ程度の厚さに薄膜化されることができ、出
力用トランジスタのコンダクタンスを向上させることが
できる。これにより、二相駆動の埋込みチャネル電荷転
送装置の高Ｓ／Ｎ化，高速化が可能になる。
ト９が第１層転送電極５と同時に、ゲート酸化膜１０は
第１層転送電極５下のゲート酸化膜３と同時に形成され
ているため、この出力用トランジスタのゲート酸化膜１
０は３０ｎｍ程度の厚さに薄膜化されることができ、出
力用トランジスタのコンダクタンスを向上させることが
できる。これにより、二相駆動の埋込みチャネル電荷転
送装置の高Ｓ／Ｎ化，高速化が可能になる。
【００１７】
【発明の効果】以上説明したように、本発明による電荷
転送装置は、半導体基板の主面に形成された不純物濃度
が均一な拡散層上に障壁ゲートと蓄積ゲートが配列形成
されており、かつ前記障壁ゲートのゲート絶縁膜を前記
蓄積ゲートのゲート絶縁膜よりも薄くし、かつ出力用ト
ランジスタのゲート絶縁膜の膜厚を前記障壁ゲートのゲ
ート絶縁膜の膜厚に合わせて薄くするものであるので、
出力用トランジスタのコンダクタンスを向上して出力回
路を高性能化させることができ、二相駆動の埋込みチャ
ネル電荷転送装置の高Ｓ／Ｎ化，高速化が可能になる。
また、二相クロックパルスによる電荷転送を実現するた
めの電位障壁を、前記障壁ゲートと蓄積ゲートの両ゲー
ト絶縁膜の膜厚差により設けているので、従来電位障壁
を設けるために行っていたフォトレジスト工程、イオン
注入工程等を省略することができ、電荷転送装置の製造
コストの削減及び製造工期の短縮も可能になる。
転送装置は、半導体基板の主面に形成された不純物濃度
が均一な拡散層上に障壁ゲートと蓄積ゲートが配列形成
されており、かつ前記障壁ゲートのゲート絶縁膜を前記
蓄積ゲートのゲート絶縁膜よりも薄くし、かつ出力用ト
ランジスタのゲート絶縁膜の膜厚を前記障壁ゲートのゲ
ート絶縁膜の膜厚に合わせて薄くするものであるので、
出力用トランジスタのコンダクタンスを向上して出力回
路を高性能化させることができ、二相駆動の埋込みチャ
ネル電荷転送装置の高Ｓ／Ｎ化，高速化が可能になる。
また、二相クロックパルスによる電荷転送を実現するた
めの電位障壁を、前記障壁ゲートと蓄積ゲートの両ゲー
ト絶縁膜の膜厚差により設けているので、従来電位障壁
を設けるために行っていたフォトレジスト工程、イオン
注入工程等を省略することができ、電荷転送装置の製造
コストの削減及び製造工期の短縮も可能になる。
【図１】本発明の電荷転送装置の実施形態の断面図であ
る。
る。
【図２】図１の電荷転送装置の製造工程の一部を工程順
に示す断面図である。
に示す断面図である。
【図３】従来の電荷転送装置の断面図である。
【図４】この種の電荷転送装置の動作を説明するための
図である。
図である。
【符号の説明】 １ Ｐ型シリコン基板 ２ Ｎ型拡散層 ３，４ ゲート酸化膜 ５ 第１層転送電極（障壁ゲート） ６ 第２層転送電極（蓄積ゲート） ８ コンタクト層 ９ ゲート電極 １０ ゲート酸化膜
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/762 H01L 21/339 H01L 27/148 H04N 5/335
Claims (4)
- 【請求項１】 二相駆動の埋込みチャネル電荷転送装置
において、半導体基板の主面に形成された不純物濃度が
均一な拡散層と、この拡散層上にゲート絶縁膜を介して
配列形成された蓄積ゲートと障壁ゲートとを備え、前記
蓄積ゲートのゲート絶縁膜の膜厚は前記障壁ゲートのゲ
ート絶縁膜の膜厚よりも厚く形成され、これらゲート絶
縁膜の膜厚の差に基づいて蓄積ゲートと障壁ゲートの各
チャネル電位間に電位差を設けたことを特徴とする電荷
転送装置。 - 【請求項２】 転送電荷に対応した電圧を出力する回路
の少なくとも１つのトランジスタのゲート絶縁膜を前記
障壁ゲートのゲート絶縁膜と同じ膜厚に形成してなる請
求項１に記載の電荷転送装置。 - 【請求項３】 二相駆動の埋込みチャネル電荷転送装置
の製造方法であって、第１導電型の半導体基板の主面に
第２導電型の拡散層を均一不純物濃度で形成する工程
と、前記半導体基板上に第１のゲート絶縁膜を形成する
工程と、この第１のゲート絶縁膜上に障壁ゲートを形成
する工程と、前記障壁ゲート間領域を含む前記半導体基
板上に前記第１のゲート絶縁膜よりも厚く第２のゲート
絶縁膜を形成する工程と、前記第２のゲート絶縁膜上に
蓄積ゲートを形成する工程を含むことを特徴とする電荷
転送装置の製造方法。 - 【請求項４】 前記第１のゲート絶縁膜と同時に出力回
路の少なくとも１つのトランジスタのゲート絶縁膜を形
成し、前記障壁ゲートと同時に前記トランジスタのゲー
トを形成する請求項３に記載の電荷転送装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7336288A JP2885160B2 (ja) | 1995-12-25 | 1995-12-25 | 電荷転送装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7336288A JP2885160B2 (ja) | 1995-12-25 | 1995-12-25 | 電荷転送装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181297A JPH09181297A (ja) | 1997-07-11 |
| JP2885160B2 true JP2885160B2 (ja) | 1999-04-19 |
Family
ID=18297562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7336288A Expired - Fee Related JP2885160B2 (ja) | 1995-12-25 | 1995-12-25 | 電荷転送装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885160B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312677A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0461239A (ja) * | 1990-06-29 | 1992-02-27 | Nec Corp | 電荷転送装置 |
| JP3060649B2 (ja) * | 1991-10-04 | 2000-07-10 | 日本電気株式会社 | 半導体装置及びその駆動方法 |
| JP3349202B2 (ja) * | 1993-07-21 | 2002-11-20 | 三洋電機株式会社 | 電荷転送素子 |
-
1995
- 1995-12-25 JP JP7336288A patent/JP2885160B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181297A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488730B2 (ja) | 半導体集積回路装置 | |
| JPH0828473B2 (ja) | 半導体装置およびその製造方法 | |
| JP2570100B2 (ja) | 半導体記憶装置 | |
| JPH10107250A (ja) | 固体撮像装置およびその製造方法 | |
| JP2885160B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| US5627096A (en) | Manufacturing method of electric charge transferring devices | |
| US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPH04334062A (ja) | 薄膜メモリトランジスタ | |
| JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH04337672A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002270704A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2911146B2 (ja) | 半導体装置 | |
| JP2712424B2 (ja) | 電荷転送装置の製造方法 | |
| JPH0810760B2 (ja) | 固体撮像装置 | |
| JP2539936B2 (ja) | 電荷転送装置 | |
| JPH11266003A (ja) | 半導体装置およびその製造方法 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JP2770416B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |