JPS59113670A - 電界効果型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の分野 本発明は、電界効果型半導体装置に関し、特にガリウム
砒素（ＧａＡｓ　）からなる半導体層を活性層とするシ
ョットキゲート電界効果トランジスタ（Ｓ　ＢＦＥＴ　
’）の製造方法に関するものである。

（２）技術の背景 ＧａＡｓショットキｒ−ト電界効果トランジスタは高周
波特性が優れかつ高出力化が図れるので、研究開発が進
み実用化されつつある。特に、この電界効果トランジス
タの高性能化（高周波化、高出力化、高効率化、低雑音
化など）および高信頼性化のために種々の構造および製
造方法が提案されている。高性能化のためには、ダート
長の短縮化および寄生抵抗であるソース・ｒ−）間抵抗
およびケ°−ト抵抗の低減化が重要である。

（３）従来技術と問題点 ＧａＡｓ　ショットｅ−トａｙ（効果トランジスタの高
性能化の方法としてリセス（凹所）構造の採用が提案さ
れている。リセスはＧａＡｓ基板上にエピタキシャル成
長させた活性層を選択エツチングすることによって形成
され、リセスの深さはｅ−）直下の能動層厚さが最適値
となるように設定されかつリセスの幅はｒ−ト電極幅よ
シも大きい。一般的には、リセスはレジスト膜をマスク
としたつエツトエツチングのホトエツチング法で形成し
、次に金属蒸着膜を全面に形成しそしてレジスト膜を除
去するリフトオフ法でリセス内に残こす金属蒸着膜部分
からなるダート電極を形成する。このとき、リセスとｒ
−）’ｋｌ極とはセルファライン的に形成されているわ
けである。ソース・ケ゛−ト間抵抗をさらに低減するた
めに、’ｔ’　−ト電極の端部からソース電極側リセス
の幅を減らしかつｒ−ト電極とソース電極とを近づける
ことが考えられるが、セルファライン的にリセスとゲ”
　　）’ｉｔｓ；極とを形成するとドレイン箪り、仰１
リセスの幅も減少しダート電極とドレイン電極間のショ
ットキ耐圧が低下する問題が生じる。そして、電界効果
トランジスタの動作時にショットキ耐圧が低いと、ダー
ト電流が増加しダート電極のエレクトロマイグレーシラ
ンが生じてこの電界効果トランジスタの寿命が著しく低
下することがある。セルファライン的でなくリセスとｆ
−）電極とを別々のレジスト膜を使用すれば、ソース電
極側リセスの幅の減少およびダート電極とソース電極と
の接近が可能となるが、リセス用レジスト膜の除去そし
てダート電極用レジスト膜の塗布、露光現象と製造工程
が増す問題がある。

（４）発明の目的 本発明の目的は、リセス構造のＧａＡｓ　ショットキ電
界効果トランジスタを、ｆ−）・ドレイン間のショット
キ耐圧を低下させることなくソース・ケ９−ト間抵抗を
減らしかつ製造での付加工程が少しで製造する方法を提
案することである。

（５）発明の構成 本発明の目的は基板上に半導体活性層を形成する工程と
、前記半導体活性層上に、ｆ−）電極ノ４ターンに従う
開口を備えたビジスト層を形成する工程と、前記レジス
ｌｔ−マスクとして前記半導体活性層を選択的にエツチ
ングして前記半導体活性層にリセスを形成する工程と、
前記レジスト層上及び該レジスト層の前記開口の選択を
れた縁部にマスク層を被着形成する工程と、前記マスク
層をマスクとして前記リセスの表面にｆ−）電極を形成
する工程を有することを特徴とする電界効果型半導体装
置の製造方法によって達成される。

マスク用金属膜はレジスト膜の？−）電極パターンの開
口部ではドレイン電極側のレジスト膜側面縁部に被着し
て開口部を狭めることになるので、その後に半導体基板
表面に対してほぼ垂直方向で飛着するデート電極用金属
がこの狭められた開口部を通ってリセス内に堆積してｒ
−）電極となる。

したがって、このｌ”−）　＠、極は従来のマスク用金
属膜のない場合のケ゛−ト電極と比べてドレイン電極に
近い部分がない形状であり、リセスに対してダート箱、
極がソース電極（Ｉｌｌに寄ったものとなる。

（６）発明の実施態様 以下、添付図面を参照して本発明の詳細な説明するＯ 第１図に示すように半絶縁性ＧａＡｓ基板１上に気相又
は液相エピタキシャル成長法でノンドープＧａＡｓの・
９７７１層２を３〜５〔μｍ〕厚さに形成する。このバ
ッファ層２上に連続的に気相又は液相エピタキシャル成
長法でＮ型ＧａＡｓの活性層（能動層）３を０．２〜０
．５〔μｍ〕厚さに電子濃度１〜３×１０　ｃ／ｎ　　
で形成する。次に、活性層３の上にドレイン電極４およ
びソース電極５を所定間隔（例えば、１〜３μｍ）でＡ
ｕＧｅ　（Ｇｅ　１２［ｗ　ｔ％〕）そしてＡｕの連続
蒸着および活性層のＧａＡｓとの合金化熱処理によって
オーミックコンタクト（オーム性接触）に形成する。

第２図に示すように、ドレイン電極４．ソース電極５お
よび活性層３の表出部分の上にポジ型レノスト（例えば
、電子線レジストであるＣＭＲ−１００）を塗布してレ
ジスト膜６を形成する。次に、ドレイン電極、極４とソ
ース電極５との間のほぼ中央部のレジスト膜６を、例え
ば、電子線ビームでｒ−ト・ぐターンを露光し、現像し
て開ロアを形成する。

なお、レジスト膜６の開口部が逆テーノ２状になるのは
、後方散乱および半導体基板からの反射および２次電子
のためである。

次に、適切なエツチング液、例えば沸酸および過酸化水
素系エツチング液でもってレジスト膜６をマスクとして
ＧａＡｓ活性層３を選択エツチングして、第３図に示す
ようなリセス８を形成する。

このとき、リセス８の幅および深さが電界効果トランジ
スタの特性から定める値になるようにする。

上述したようにリセス８を形成した後に、本発明にした
がって図面上でソース電極５　（ｉ］１＋の上方に配置
した金属源（図示せず）から、例えば、真空蒸着法によ
ってＧａＡｓ基板１に対して傾斜方向Ａでレジスト膜６
上に金属（例えば、Ａ７又はＴｉ）を飛着させて、第４
図に示すようなマスク用金属膜９を形成する。飛着金属
の傾斜方向ＡとＧａＡｓ基板１（すなわち、レジスト膜
６）の平面との角度は、開ロア０幅、レジスト膜６の厚
さなどを考慮して決められ、例えば３０度である。この
マスク用金属膜９は開ロアのドレイン電極側レノスト膜
の側面に被着して厚さｔだけ開ロアを狭める。

この厚さｔは０．１〜０．５μｍであることが好ましい
。

次に、ｆ−）電極用金属をＧａＡｓ基板１に対してほぼ
直角方向で真空蒸着法によって全面に飛着させて、第５
図に示すようにマスク用金属膜９の上に金属膜１０をそ
して開ロアを通してリセス８の上にｆ−）電極１１を形
成する。このとき、レジスト膜６の開ロアは先に形成し
たマスク用金属膜９によって狭められているので、ｒ−
ト電極１１はリセスに対してソース電極５側へ少し寄せ
られることになる。ケ９−ト電極用金属にはＭあるいは
連続蒸着によるＴｉ−Ｐｔ−Ａｕのようなショットキバ
リヤを形成する金属である。

レジスト膜６を溶剤（例えば、ＣＭＲ−１００レジスト
膜ならばＯＭＲ剥離液（東京応化製））で除去し同時に
レジスト膜６上のマスク用金属膜９および金属膜１０を
除去する（第６図）。このようにしてリフトオフ法で必
要でない金属膜を除去する。

次に、・クッシペーション膜１２として二酸化シリコン
（ＳｉＯ’）などの絶縁材を化学的気相成長法又はスノ
クッタリング法によってｒ−ト電極１１゜ドレイン電極
４．ソース電極５および活性層３０表出部の全面に第７
図のように形成する。以上の工程によってＧａＡｓ　シ
ョットキ市、界効果トランジスタを製造することができ
る。

なお本発明は、ヘテロ接合を有し、２次元πイ子ガスｊ
−を利用して高速動作可能な半導体装置にも適用するこ
とができる。

（７）発明の効果 本発明に係る製造方法によって製造したＧａＡｓショッ
トキ′亀界効果トランジスタにおいては、ダート電極を
ソース電極に近づけて形成することでソース・ｒ−ト間
抵抗が減少しかっケ１−ト・ドレイン間のショット耐圧
は低下しない。

【図面の簡単な説明】

第１図ないし第７図は、本発明に係る電界効果型半導体
装置の製造工程金示す電界効果型半導体装置の概略断面
図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・バッファ層、
３・・・活性層、４・・・ドレイン電極、５・・・ソー
ス電極、６・・・レノス）ＪＩＬ７・・・開口、８・・
・リセス、９・・・マスク用金属膜、１ｏ・・・金属膜
、１１・・・ダート電極、１２・・・パッシベーション
膜。

Claims (1)

【特許請求の範囲】
1. １、基板上に半導体活性層を形成する工程と、前記半導
   体活性層上に、ｒ−）電極ノやターンに従う開口を備え
   たレジスト層を形成する工程と、前記レジスト層をマス
   クとして前記半導体活性層を選択的にエツチングして前
   記半導体活性層にリセスを形成する工程と、前記レジス
   ト層上及び該レジスト層の前記開口の選択された縁部に
   マスク層を被着形成する工程と、前記マスク層をマスク
   として前記リセスの表面にｒ−）電極を形成する工程を
   有することを特徴とする電界効果型半導体装置の製造方
   法。