JPS59104843A - 信号バイパス制御方式 - Google Patents
信号バイパス制御方式Info
- Publication number
- JPS59104843A JPS59104843A JP21431182A JP21431182A JPS59104843A JP S59104843 A JPS59104843 A JP S59104843A JP 21431182 A JP21431182 A JP 21431182A JP 21431182 A JP21431182 A JP 21431182A JP S59104843 A JPS59104843 A JP S59104843A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- signal
- circuit
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は信号バイパス制御方式、特にループ接続による
ネットワーク・システムにおいて、データ端末装置に対
しての信号のバイパス制御を、特別な制御線を用いるこ
となく行い得るようにした信号バイパス制御方式に関す
るものである。
ネットワーク・システムにおいて、データ端末装置に対
しての信号のバイパス制御を、特別な制御線を用いるこ
となく行い得るようにした信号バイパス制御方式に関す
るものである。
ω）技術の背景と問題点
第１図は本発明の前提となるループ接続のシステム例を
示す。図中、１はリング状データ線、２−１ないし２−
４は集合中継装置、３−１ないし３−７はデータ端末装
置を表わす。
示す。図中、１はリング状データ線、２−１ないし２−
４は集合中継装置、３−１ないし３−７はデータ端末装
置を表わす。
例えば、光ファイバーを用いたローカル・エリア・ネッ
トワーク等においては、第１図図示の如く、リング状デ
ータ線１によって各装置をループ接続し、データ端末装
置３−１．・・・の送出する信号を、一方向に伝送する
ことが行われている。集合中継装置２−１〜２−４は、
各データ端末装置３−１．・・・に対するボートを有し
、リング状データ線１と各データ端末装置とを結合した
り、伝達される信号の増幅や歪修正等を行う。
トワーク等においては、第１図図示の如く、リング状デ
ータ線１によって各装置をループ接続し、データ端末装
置３−１．・・・の送出する信号を、一方向に伝送する
ことが行われている。集合中継装置２−１〜２−４は、
各データ端末装置３−１．・・・に対するボートを有し
、リング状データ線１と各データ端末装置とを結合した
り、伝達される信号の増幅や歪修正等を行う。
各データ端末装置間のデータの授受は、例えば第２図図
示の如きフレームによって行われる。フレーム中のＳＤ
部は、スタート・デリミタであって、フレームの開始を
示すものである。ＡＣ部には、アクセス・コントロール
情報、ＦＦ部にはフレーム・フォーマット情報、ＤＡ部
には宛先アドレス、ＳＡ部には発信元アドレス、０部に
はコマンド、１部にはデータ、２０８部にはエラー検出
参訂正符号、ＥＤ部にはフレームの終了を示すエンド・
デリミタ、８７部にはステータス情報がセットされる。
示の如きフレームによって行われる。フレーム中のＳＤ
部は、スタート・デリミタであって、フレームの開始を
示すものである。ＡＣ部には、アクセス・コントロール
情報、ＦＦ部にはフレーム・フォーマット情報、ＤＡ部
には宛先アドレス、ＳＡ部には発信元アドレス、０部に
はコマンド、１部にはデータ、２０８部にはエラー検出
参訂正符号、ＥＤ部にはフレームの終了を示すエンド・
デリミタ、８７部にはステータス情報がセットされる。
１つのフレームと後続のフレームとの間は、例エバ“１
” 、 ”Ｏ″のビットの繰シ返しによるタイムフィル
が挿入される。これは、例えば伝送効率のよいＮＲＺ方
式による信号伝送を採用した場合に、オールａＯ″また
はオール″１１などの信号の極性が変化しない状態が長
く続くと、ＡＧＣ（ＡｌＬｔｏｍａｔｉｃＧａｉｎ Ｃ
ｏｎｔｒｏｌ）が正常に動作しなくなるからである。
” 、 ”Ｏ″のビットの繰シ返しによるタイムフィル
が挿入される。これは、例えば伝送効率のよいＮＲＺ方
式による信号伝送を採用した場合に、オールａＯ″また
はオール″１１などの信号の極性が変化しない状態が長
く続くと、ＡＧＣ（ＡｌＬｔｏｍａｔｉｃＧａｉｎ Ｃ
ｏｎｔｒｏｌ）が正常に動作しなくなるからである。
第１図図示のような構成をとるシステムにおいては）デ
ータ端末装置に電源が入っていない場合には、例えばデ
ータ端末装置３−２および３−４のように、装置がリン
グ状データ線１から切り離された状態になシ、リング状
データ線１上の信号がバイパスし、電源が投入されてレ
ディ状態のときには、信号のバイパスが解除されて、リ
ング状データ線１に自動的に結合されるようにすること
が望まれる。そのために、信号のバイパスを行うか行わ
ないかを指示する制御線を集合中継装置と各データ端末
装置との間に設けれは容易に信号のバイパス制御を実現
することができる。しかし、このような特別の制御線を
設けることなく、バイパス制御を実現できれば、極めて
便利である。
ータ端末装置に電源が入っていない場合には、例えばデ
ータ端末装置３−２および３−４のように、装置がリン
グ状データ線１から切り離された状態になシ、リング状
データ線１上の信号がバイパスし、電源が投入されてレ
ディ状態のときには、信号のバイパスが解除されて、リ
ング状データ線１に自動的に結合されるようにすること
が望まれる。そのために、信号のバイパスを行うか行わ
ないかを指示する制御線を集合中継装置と各データ端末
装置との間に設けれは容易に信号のバイパス制御を実現
することができる。しかし、このような特別の制御線を
設けることなく、バイパス制御を実現できれば、極めて
便利である。
（Ｑ 発明の目的と構成
本発明は上記の点を解決することを目的としている。集
合中継装置と各データ端末装置とは、リング状データ線
上の信号の授受に用いられるデータ受信線およびデータ
送信線によって、接続されている。本発明はこのデータ
送信線を利用すると ３− とによって、特別な制御線を設けることなく、信号のバ
イパス制御を行うものである。すなわち、本発明の信号
バイパス制御方式は、複数のデータ端末装置と、該デー
タ端末装置をリング状データ線に接続する集合中継装置
とをそなえたネットワーク・システムにおいて、上記デ
ータ端末装置はレディ状態になったときにデータ送信線
に連続した複数個のパルスを送出するパルス出力回路を
そなえるとともに、上記集合中継装置は上記データ端末
装置からのデータ送信線上のパルスをカウントシ、所定
時間内に所定数以上のパルスをカウントしたときにバイ
パス解除指示信号を出力するパルス・カウント回路をそ
なえ、上記バイパス解除指示信号によって、上記リング
状データ線上の信号を当該データ端末装置に供給し、か
つ上記データ送信線を上記リング状データ線に接続する
よう制御することを特徴としている。以下実施例を参照
しつつ説明する。
合中継装置と各データ端末装置とは、リング状データ線
上の信号の授受に用いられるデータ受信線およびデータ
送信線によって、接続されている。本発明はこのデータ
送信線を利用すると ３− とによって、特別な制御線を設けることなく、信号のバ
イパス制御を行うものである。すなわち、本発明の信号
バイパス制御方式は、複数のデータ端末装置と、該デー
タ端末装置をリング状データ線に接続する集合中継装置
とをそなえたネットワーク・システムにおいて、上記デ
ータ端末装置はレディ状態になったときにデータ送信線
に連続した複数個のパルスを送出するパルス出力回路を
そなえるとともに、上記集合中継装置は上記データ端末
装置からのデータ送信線上のパルスをカウントシ、所定
時間内に所定数以上のパルスをカウントしたときにバイ
パス解除指示信号を出力するパルス・カウント回路をそ
なえ、上記バイパス解除指示信号によって、上記リング
状データ線上の信号を当該データ端末装置に供給し、か
つ上記データ送信線を上記リング状データ線に接続する
よう制御することを特徴としている。以下実施例を参照
しつつ説明する。
０ 発明の実施例
第３図は本発明の一実施例概略構成、第４図は ４−
バイパス制御部の詳細説明図、第５図はパルスφカウン
ト回路の一実施例、第６図はデータ端末装置の回路説明
図を示す。
ト回路の一実施例、第６図はデータ端末装置の回路説明
図を示す。
第３図において、符号２．３は第１図に対応し、ＩＡは
上位方向のリング状データ線、ＩＢは下位方向のリング
状データ線、１０はバイパス制御部、１１はパルス・カ
ウント回路、１２はデータ受信線、１３はデータ送信線
、１４は信号リピート部、１５はパルス出力回路、１６
はレシーバ、１７はドライバを表わす。
上位方向のリング状データ線、ＩＢは下位方向のリング
状データ線、１０はバイパス制御部、１１はパルス・カ
ウント回路、１２はデータ受信線、１３はデータ送信線
、１４は信号リピート部、１５はパルス出力回路、１６
はレシーバ、１７はドライバを表わす。
上位方向のリング状データ線ＩＡから入力された信号は
、レシーバ１６を経て、バイパス制御部１０に伝達され
る。バイパス制御部１０は、データ端末装置３とのイン
タフェース線としてデータ受信線１２およびデータ送信
１１１１３を有しておυ、リング状データ線ＩＡからの
入力信号を、データ端末装置３に供給するか、またはバ
イパスして、次のバイパス制御部１０にそのまま渡すか
の制御を行う。この制御は、パルス・カウント回路１１
がカウントするデータ端末装置３からの）くルス出力の
カウント結果に基づいて行われる。
、レシーバ１６を経て、バイパス制御部１０に伝達され
る。バイパス制御部１０は、データ端末装置３とのイン
タフェース線としてデータ受信線１２およびデータ送信
１１１１３を有しておυ、リング状データ線ＩＡからの
入力信号を、データ端末装置３に供給するか、またはバ
イパスして、次のバイパス制御部１０にそのまま渡すか
の制御を行う。この制御は、パルス・カウント回路１１
がカウントするデータ端末装置３からの）くルス出力の
カウント結果に基づいて行われる。
データ端末装置３は、例えば信号リピート部１４を有し
ている。信号リピート部１４は、データ受信線１２から
入力された第２図図示の如きフレームを、リピートして
データ送信線１３に送出する回路である。なお、各フレ
ーム間の”Ｏ’、”１”のビット繰り返しによるタイム
フィルは、単に受信したものをリピートするのではなく
、データ端末装置３が新たに生成したものを送出するよ
うにされる。これは、障害時の復旧の迅速化を可能にす
るためで、もし、タイムフィルについても、フレーム同
様単にリピートするとすれば、例えばリング状データ線
がどこかで一時的に断線した場合に、ＡＧＣが正常に動
作しなくなシ、その復旧に時間を要することとなるから
である。
ている。信号リピート部１４は、データ受信線１２から
入力された第２図図示の如きフレームを、リピートして
データ送信線１３に送出する回路である。なお、各フレ
ーム間の”Ｏ’、”１”のビット繰り返しによるタイム
フィルは、単に受信したものをリピートするのではなく
、データ端末装置３が新たに生成したものを送出するよ
うにされる。これは、障害時の復旧の迅速化を可能にす
るためで、もし、タイムフィルについても、フレーム同
様単にリピートするとすれば、例えばリング状データ線
がどこかで一時的に断線した場合に、ＡＧＣが正常に動
作しなくなシ、その復旧に時間を要することとなるから
である。
パルス出力回路１５は、データ端末装置３がレディ状態
にあることを、バイパス制御部１０に認知させるために
、連続したパルスを出力する回路である。この回路は、
上記タイムフィル用のデータを生成する回路を利用して
よい。
にあることを、バイパス制御部１０に認知させるために
、連続したパルスを出力する回路である。この回路は、
上記タイムフィル用のデータを生成する回路を利用して
よい。
バイパス制御部１０は、例えば第４図図示の如く構成さ
れる。図中、符号１０ないし１３は第３図に対応し、２
０はドライバ、２１はレシーバ、２２ないし２４はアン
ド回路、２５はノット回路、２６はオア回路を表わす。
れる。図中、符号１０ないし１３は第３図に対応し、２
０はドライバ、２１はレシーバ、２２ないし２４はアン
ド回路、２５はノット回路、２６はオア回路を表わす。
例えば、データ端末装置に電源が投入されていない場合
には、パルス［株］カウント回路１１の出力であるバイ
パス解除指示信号は“０”になっている。
には、パルス［株］カウント回路１１の出力であるバイ
パス解除指示信号は“０”になっている。
このとき、アンド回路２２およびアンド回路２３によっ
て、データ受信線１２およびデータ送信線１３は、リン
グ状データ線から切シ離された状態となり、リング状デ
ータ線Ｉ Ａ’からの入力信号は、アンド回路２４およ
びオア回路２６を経由してリング状データ線Ｉ Ｂ’側
へ送出される。一方、データ送信線１３へデータ端末装
置から連続したパルスが出力されると、パルス・カウン
ト回路１１は、所定の周期で入力されるＣＨＥＣＫ信号
の間のパルス数をカウントし、カウント値が所定数以上
になったときに、データ端末装置がレディ状態になった
と認知して、バイパス解除信号を“１′にする。これに
よって、リング状データ線ＩＡの信号は、アンド回路２
２を経由してデータ受信線１２へ取込まれ、データ送信
線１３の信号が、アンド回路２３、オア回路２６を経由
して、リング状データ線Ｉ Ｂ’へ送出されることにな
る。
て、データ受信線１２およびデータ送信線１３は、リン
グ状データ線から切シ離された状態となり、リング状デ
ータ線Ｉ Ａ’からの入力信号は、アンド回路２４およ
びオア回路２６を経由してリング状データ線Ｉ Ｂ’側
へ送出される。一方、データ送信線１３へデータ端末装
置から連続したパルスが出力されると、パルス・カウン
ト回路１１は、所定の周期で入力されるＣＨＥＣＫ信号
の間のパルス数をカウントし、カウント値が所定数以上
になったときに、データ端末装置がレディ状態になった
と認知して、バイパス解除信号を“１′にする。これに
よって、リング状データ線ＩＡの信号は、アンド回路２
２を経由してデータ受信線１２へ取込まれ、データ送信
線１３の信号が、アンド回路２３、オア回路２６を経由
して、リング状データ線Ｉ Ｂ’へ送出されることにな
る。
第５図はパルス拳カウント回路１１の詳細を示している
。図中、３０はカウンタ、３１および３２はＪＫ形スリ
ップｅフロップ、３３はアンド回路を表わす。
。図中、３０はカウンタ、３１および３２はＪＫ形スリ
ップｅフロップ、３３はアンド回路を表わす。
パルス拳カウント回路１１には、所定の周期でＣＨＥＣ
Ｋ信号が入力され、ＣＨＥＣＫ信号はカウンタ３０をリ
セットする。カウンタ３０のカウントｅアップ信号は常
に１″にされ、クロック入力端子にデータ送信線１３が
接続される。もし、データ送信線１３に全くパルスが送
られない場合には、カウンタ３０は動作せず、次のＣＨ
ＥＣＫ信号で７リツプ・フロップ３１をリセットする。
Ｋ信号が入力され、ＣＨＥＣＫ信号はカウンタ３０をリ
セットする。カウンタ３０のカウントｅアップ信号は常
に１″にされ、クロック入力端子にデータ送信線１３が
接続される。もし、データ送信線１３に全くパルスが送
られない場合には、カウンタ３０は動作せず、次のＣＨ
ＥＣＫ信号で７リツプ・フロップ３１をリセットする。
また、ＣＨＥＣＫ信号および内部クロックＣＬＯＣＫに
同期して、フリップ会フロップ３１の内容がフリップ・
フロップ３２に取込まれ、バイパス解除指示信号として
、“０＃が出力されることになる。
同期して、フリップ会フロップ３１の内容がフリップ・
フロップ３２に取込まれ、バイパス解除指示信号として
、“０＃が出力されることになる。
データ送信線１３にパルスが送られてくると、カウンタ
３０はそれをカウントする。次のＣＨＦ、ＣＫ信信号入
力されるまでに、所定数以上のパルスをカウントすると
、カウンタ３０はオーバフローし、ＣＡＲＲＹ信号を出
力する。このＣＡＲＲＹ信号によって、フリップ拳フロ
ップ３１がセットされ、次のＣＨＥＣＫ信号で７リツプ
・７０ツブ３２もセット状態となｐ１バイパス解除信号
が１１″となる。
３０はそれをカウントする。次のＣＨＦ、ＣＫ信信号入
力されるまでに、所定数以上のパルスをカウントすると
、カウンタ３０はオーバフローし、ＣＡＲＲＹ信号を出
力する。このＣＡＲＲＹ信号によって、フリップ拳フロ
ップ３１がセットされ、次のＣＨＥＣＫ信号で７リツプ
・７０ツブ３２もセット状態となｐ１バイパス解除信号
が１１″となる。
次に、第６図を参照して、データ端末装置における本実
施例に関連した回路を説明する。図中、符号１２ないし
１５は第３図に対応し、４０はレシーバ、４１はドライ
バ、４２はＰＬＬ回路、４３−１ないし４３−５はフリ
ップ・フロップ、４４はパルス発生回路、４５ないし４
７はアンド回路、４８はオア回路、４９はノット回路を
表わす。
施例に関連した回路を説明する。図中、符号１２ないし
１５は第３図に対応し、４０はレシーバ、４１はドライ
バ、４２はＰＬＬ回路、４３−１ないし４３−５はフリ
ップ・フロップ、４４はパルス発生回路、４５ないし４
７はアンド回路、４８はオア回路、４９はノット回路を
表わす。
データ端末装置に電源が入っていない状態においては、
データ受信線１２およびデータ送信線１３は、リング状
データ線とは切υ離された状態となっておｐｌまたデー
タ送信線１３にはパルスは送出されない。データ端末装
置に電源が投入されてレディ状態になると、内部クロッ
クＣＬＯＣＫに同期して、パルス発生回路４４は“０”
、“１″の繰シ返しによる連続パルスを生成し、アンド
回路４５を経由して、このパルスが出力される。このパ
ルスは、アンド回路４７、オア回路４８、フリップ拳フ
ロップ４３−４を経由して、データ送信線１３に送出さ
れる。なお、このとき、リピート指示信号は＃０″とな
っている。
データ受信線１２およびデータ送信線１３は、リング状
データ線とは切υ離された状態となっておｐｌまたデー
タ送信線１３にはパルスは送出されない。データ端末装
置に電源が投入されてレディ状態になると、内部クロッ
クＣＬＯＣＫに同期して、パルス発生回路４４は“０”
、“１″の繰シ返しによる連続パルスを生成し、アンド
回路４５を経由して、このパルスが出力される。このパ
ルスは、アンド回路４７、オア回路４８、フリップ拳フ
ロップ４３−４を経由して、データ送信線１３に送出さ
れる。なお、このとき、リピート指示信号は＃０″とな
っている。
こうして、バイパス制御部に対し、データ端末装置の立
ち上がシが伝達される。このパルス出力回路１５は、第
２図に図示したタイムフィルのデータ生成を兼ねている
。第４図で説明したように、バイパス制御部がリング状
データ線ＩＡをデータ受信線１２に接続すると、リング
状データ線上の信号が信号リピート部１４に入力され、
さらにフリップフロップ４３−５を介してデータが取シ
込まれる。そして、図示省略した回路により、入力デー
タがフレーム情報であるか、タイムフィルのデータであ
るかの判別が行われる。フレーム情報である場合には、
リピート指示信号を“１″にし、スリップ・フロップ４
３−１〜４３−３、アンド回路４６等を経由して、入力
したフレーム情報をリピートシて、データ送信線１３に
送ｐ出す。このとき、パルス出力回路１５の出力は、ノ
ット回路４９、アンド回路４７によって抑止される。逆
に、入力信号がフレーム情報でないことが検知されると
、リピート指示信号は、“０＃どなるようにされ、パル
ス出力回路１５の出力が、タイムフィルのデータとして
、データ送信線１３に送られる。なお、ＰＬＬ回路４２
は、入力信号からクロックを抽出するための回路である
。
ち上がシが伝達される。このパルス出力回路１５は、第
２図に図示したタイムフィルのデータ生成を兼ねている
。第４図で説明したように、バイパス制御部がリング状
データ線ＩＡをデータ受信線１２に接続すると、リング
状データ線上の信号が信号リピート部１４に入力され、
さらにフリップフロップ４３−５を介してデータが取シ
込まれる。そして、図示省略した回路により、入力デー
タがフレーム情報であるか、タイムフィルのデータであ
るかの判別が行われる。フレーム情報である場合には、
リピート指示信号を“１″にし、スリップ・フロップ４
３−１〜４３−３、アンド回路４６等を経由して、入力
したフレーム情報をリピートシて、データ送信線１３に
送ｐ出す。このとき、パルス出力回路１５の出力は、ノ
ット回路４９、アンド回路４７によって抑止される。逆
に、入力信号がフレーム情報でないことが検知されると
、リピート指示信号は、“０＃どなるようにされ、パル
ス出力回路１５の出力が、タイムフィルのデータとして
、データ送信線１３に送られる。なお、ＰＬＬ回路４２
は、入力信号からクロックを抽出するための回路である
。
（ト）発明の詳細
な説明した如く本発明によれば、データ端末装置と集合
中継装置との間に特別な制御線を設けることなく、リン
グ状データ線上のデータのデータ端末装置に対する信号
のバイパス制御を行うことができるようになる。特に、
例えば、データ端末装置の信号リピート機能や、タイム
フィル用データ送出機能等に障害が発生したときに、信
号が自動的にバイパスされるので、障害の波及を防止す
ることもできる。
中継装置との間に特別な制御線を設けることなく、リン
グ状データ線上のデータのデータ端末装置に対する信号
のバイパス制御を行うことができるようになる。特に、
例えば、データ端末装置の信号リピート機能や、タイム
フィル用データ送出機能等に障害が発生したときに、信
号が自動的にバイパスされるので、障害の波及を防止す
ることもできる。
第１図は本発明の前提とがるループ接続のシステム例、
第２図は通信されるデータのフォーマット例、第３図は
本発明の一実施例概略構成、第４図はバイパス制御部の
詳細説明図、第５図はノくルス・カウント回路の一実施
例、第６図はデータ端末装置の回路説明図を示す。 図中、１はリング状データ線、２は集合中継装置、３は
データ端末装置、１０はバイパス制御部、１１はパルス
・カウント回路、１２はデータ受信線、１３はデータ送
信線、１５はパルス出力回路を表わす。 特許出願人 富士通株式会社 −１３−−２″；
第２図は通信されるデータのフォーマット例、第３図は
本発明の一実施例概略構成、第４図はバイパス制御部の
詳細説明図、第５図はノくルス・カウント回路の一実施
例、第６図はデータ端末装置の回路説明図を示す。 図中、１はリング状データ線、２は集合中継装置、３は
データ端末装置、１０はバイパス制御部、１１はパルス
・カウント回路、１２はデータ受信線、１３はデータ送
信線、１５はパルス出力回路を表わす。 特許出願人 富士通株式会社 −１３−−２″；
Claims (1)
- 複数のデータ端末装置と、該データ端末装置をリング状
データ線に接続する集合中継装置とをそなえたネットワ
ーク・システムにおいて、上記データ端末装置はレディ
状態になったときにデータ送信線に連続した複数個のパ
ルスを送出するパルス出力回路をそなえるとともに、上
記集合中継装置は上記データ端末装置からのデータ送信
線上のパルスをカウントし、所定時間内に所定数以上の
パルスをカウントしたときにバイパス解除指示信号を出
力するパルス・カウント回路をそなえ、上記バイパス解
除指示信号によって、上記リング状データ線上の信号な
尚該データ端末装置に供給し、かつ上記データ送信線を
上記リング状データ線に接続するよう制御することを特
徴とする信号バイパス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431182A JPS59104843A (ja) | 1982-12-07 | 1982-12-07 | 信号バイパス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431182A JPS59104843A (ja) | 1982-12-07 | 1982-12-07 | 信号バイパス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104843A true JPS59104843A (ja) | 1984-06-16 |
Family
ID=16653637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21431182A Pending JPS59104843A (ja) | 1982-12-07 | 1982-12-07 | 信号バイパス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104843A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208338A (ja) * | 1985-03-12 | 1986-09-16 | Hitachi Ltd | リング伝送システムの障害支線切離し方式 |
| JPS61236247A (ja) * | 1985-04-12 | 1986-10-21 | Hitachi Ltd | ネツトワ−ク障害対策方法 |
| JPS62258536A (ja) * | 1986-05-02 | 1987-11-11 | Hitachi Ltd | リング状ネットワークの構成制御方法 |
-
1982
- 1982-12-07 JP JP21431182A patent/JPS59104843A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208338A (ja) * | 1985-03-12 | 1986-09-16 | Hitachi Ltd | リング伝送システムの障害支線切離し方式 |
| JPS61236247A (ja) * | 1985-04-12 | 1986-10-21 | Hitachi Ltd | ネツトワ−ク障害対策方法 |
| JPS62258536A (ja) * | 1986-05-02 | 1987-11-11 | Hitachi Ltd | リング状ネットワークの構成制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104843A (ja) | 信号バイパス制御方式 | |
| JPH04165841A (ja) | ファクシミリ端末集線装置への遠隔操作制御方式 | |
| JP3190869B2 (ja) | データ伝送方式 | |
| JPH04256147A (ja) | コンピュータｉ／ｏシステムにおいて発生し得るスイッチングエラーの復旧装置 | |
| JP2001036559A (ja) | イーサネット（登録商標）スイッチにおけるオーバフロー発生防止のためのデータ伝送速度自動調節装置及び方法 | |
| JPS59101948A (ja) | フレ−ム伝送制御方式 | |
| JPS60134535A (ja) | 通信装置の受信クロツク補償装置 | |
| JPS6294037A (ja) | ト−クンリング通信方式 | |
| JPH06252916A (ja) | 無線ｌａｎ装置 | |
| JP2972633B2 (ja) | 通信用端末装置 | |
| JPH04185135A (ja) | デジタル通信網のストップビット調整装置 | |
| JPS6319933A (ja) | 折り返し試験制御回路 | |
| JPH0624395B2 (ja) | データ通信装置 | |
| JPH01280942A (ja) | 単方向グローバル通信制御方式 | |
| JPH0369242A (ja) | モデムプール接続方式 | |
| JPH01228042A (ja) | 情報伝送手順変換装置 | |
| JPS6284641A (ja) | 通信インタ−フエイス | |
| JPS6327135A (ja) | 伝送制御装置 | |
| JPS62188452A (ja) | 通信制御用集積回路 | |
| JPS6028174B2 (ja) | 電気・光変換結合回路 | |
| JPH09200191A (ja) | データ送信装置、データ受信装置、およびデータ通信装置 | |
| JPH05260125A (ja) | データ転送制御方式 | |
| JPH04314226A (ja) | 通信データ保護回路 | |
| JPH07105826B2 (ja) | データ端末アダプタ装置 | |
| JPS63240661A (ja) | デ−タ通信装置 |