JPS589337A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 バイポーラＬＳＩのアイソレージ曹ンを深い溝によって
おこない、その溝に８ｉ０．．８ｉなどを充填し平坦化
した構造はＬＳＩの理想的構造として提案されている。

しかし、深い溝を充填する良い方法がなく、特殊な性能
が要求される比較的集積度の低い素子に適用されるにと
どまっている。

本発明はアイソレージ田ン用の深い溝を８ｉ０゜膜で充
填する新たな方法を提供することにあり、その骨子は、
溝形成後露出した８１表面にＳｉｎ。

膜を形成する。その後充填物質ＳｔＯ，のエツチングに
際しマスクとなる絶縁膜を形成し、その上に充填物質を
形成し、この絶縁物を均一にエッチして溝を埋めること
にある。このようにすれば充填物質のエツチングに際し
、オーバー・エッチしても下敷のマスクによって素子の
保護される利点があ５る。

以下図面を用いて本発明の詳細な説明する。

第１図に示すように、まず、Ｐ型８ｉ基板ｌ上にＮ型埋
込層２を設け、エピタキシャル層３、ベース領域６、エ
ミッタ領域７、コレクタ電極取付領域１１を形成した後
、電極取付穴８．１１’を形成する。この状態で、８５
０℃程度の低温度で露出した８４表面に約３００λの別
Ｏ３膜２０を成長させ、その上に８ｉ、Ｎ４膜９を約３
００人形成して、これを写真食刻法によシ溝形成領域の
み８ｉｓＮ４膜９を除去し、これをマスクにして８ｉ０
２８ｉ、Ｎ４膜９をマスクにして溝部にのみ８ｉ０．膜
１０．１０’　　を約３０００人成長させ、その上にａ
ｔ、Ｎ４Ｍ　１５を約３００λ被着、さらに８ｉ０゜膜
１６をスパッタ法により約２ｓｍ成長させる。

このあと樹脂１７によって表面を平坦化して第１図の構
造を得る。

第２図は第１図の試料にＡｒスパッタ・エッチをおこな
い破＠２２のところまで除去した後、弗酸と弗化アンモ
ｙ混液にて残）のＳｉｎ、膜１６を所定量エッチし、溝
内に８１０ｍ膜１６を充填した状態を示している。

第３図は、第２図の状態にて熱シん酸エッチをおこない
、Ｓｉ、Ｎ４膜９，１５を除去し、さらに、８ｉ０．Ｊ
１２０を除去して電極取付穴８．１１’などを設けた構
造を示している。

この方法によれば充填物質に多少汚染がある場′？１′ 合炉も高温での熱処理がないので、Ｓｉ中まで侵入する
ことがなく、また、平坦化のためのエツチングにおいて
も、その均一性は±１０％程度でよく、半導体装置製造
で用いられるバッチ処理が可能となるなど、その効果は
大きい。

ここでは充填物質の下敷マスクとして８ｉ３Ｎ４膜を用
いたが、　ドライエツチングを用いるときはＡＪ□０．
膜などを用いることが望ましい０

【図面の簡単な説明】

第１図、第２図、第３図は本発明の実施例を示す図であ
る。 １・・・８１基板、２・・・埋込層、３・・・エピタキ
シャル層。

Claims (1)

1. 【特許請求の範囲】 １、下記工程を含む半導体装置の製造方法（１）　　半
   導体基板の表面にアイソレージ冒ン用の溝を形成する工
   程。 （２）　　８　ｉ　０２展を全面に被着した後、　８ｉ
   、Ｎ４膜もしくはＡＩ、　０．　ｔ＋を全面に被着する
   工程。 （３）　　絶縁膜を全面に被着して上記溝を充填する工
   程。 （４）上記半導体基板表面上に被着されである上記８ｉ
   、Ｎ４膜もしくはＡＪ！０．膜が露出されるまで上記絶
   縁膜をエッチする工程。