JPS589337A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS589337A JPS589337A JP10843882A JP10843882A JPS589337A JP S589337 A JPS589337 A JP S589337A JP 10843882 A JP10843882 A JP 10843882A JP 10843882 A JP10843882 A JP 10843882A JP S589337 A JPS589337 A JP S589337A
- Authority
- JP
- Japan
- Prior art keywords
- film
- si3n4
- groove
- approximately
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
バイポーラLSIのアイソレージ曹ンを深い溝によって
おこない、その溝に8i0..8iなどを充填し平坦化
した構造はLSIの理想的構造として提案されている。
おこない、その溝に8i0..8iなどを充填し平坦化
した構造はLSIの理想的構造として提案されている。
しかし、深い溝を充填する良い方法がなく、特殊な性能
が要求される比較的集積度の低い素子に適用されるにと
どまっている。
が要求される比較的集積度の低い素子に適用されるにと
どまっている。
本発明はアイソレージ田ン用の深い溝を8i0゜膜で充
填する新たな方法を提供することにあり、その骨子は、
溝形成後露出した81表面にSin。
填する新たな方法を提供することにあり、その骨子は、
溝形成後露出した81表面にSin。
膜を形成する。その後充填物質StO,のエツチングに
際しマスクとなる絶縁膜を形成し、その上に充填物質を
形成し、この絶縁物を均一にエッチして溝を埋めること
にある。このようにすれば充填物質のエツチングに際し
、オーバー・エッチしても下敷のマスクによって素子の
保護される利点があ5る。
際しマスクとなる絶縁膜を形成し、その上に充填物質を
形成し、この絶縁物を均一にエッチして溝を埋めること
にある。このようにすれば充填物質のエツチングに際し
、オーバー・エッチしても下敷のマスクによって素子の
保護される利点があ5る。
以下図面を用いて本発明の詳細な説明する。
第1図に示すように、まず、P型8i基板l上にN型埋
込層2を設け、エピタキシャル層3、ベース領域6、エ
ミッタ領域7、コレクタ電極取付領域11を形成した後
、電極取付穴8.11’を形成する。この状態で、85
0℃程度の低温度で露出した84表面に約300λの別
O3膜20を成長させ、その上に8i、N4膜9を約3
00人形成して、これを写真食刻法によシ溝形成領域の
み8isN4膜9を除去し、これをマスクにして8i0
28i、N4膜9をマスクにして溝部にのみ8i0.膜
10.10’ を約3000人成長させ、その上にa
t、N4M 15を約300λ被着、さらに8i0゜膜
16をスパッタ法により約2sm成長させる。
込層2を設け、エピタキシャル層3、ベース領域6、エ
ミッタ領域7、コレクタ電極取付領域11を形成した後
、電極取付穴8.11’を形成する。この状態で、85
0℃程度の低温度で露出した84表面に約300λの別
O3膜20を成長させ、その上に8i、N4膜9を約3
00人形成して、これを写真食刻法によシ溝形成領域の
み8isN4膜9を除去し、これをマスクにして8i0
28i、N4膜9をマスクにして溝部にのみ8i0.膜
10.10’ を約3000人成長させ、その上にa
t、N4M 15を約300λ被着、さらに8i0゜膜
16をスパッタ法により約2sm成長させる。
このあと樹脂17によって表面を平坦化して第1図の構
造を得る。
造を得る。
第2図は第1図の試料にArスパッタ・エッチをおこな
い破@22のところまで除去した後、弗酸と弗化アンモ
y混液にて残)のSin、膜16を所定量エッチし、溝
内に810m膜16を充填した状態を示している。
い破@22のところまで除去した後、弗酸と弗化アンモ
y混液にて残)のSin、膜16を所定量エッチし、溝
内に810m膜16を充填した状態を示している。
第3図は、第2図の状態にて熱シん酸エッチをおこない
、Si、N4膜9,15を除去し、さらに、8i0.J
120を除去して電極取付穴8.11’などを設けた構
造を示している。
、Si、N4膜9,15を除去し、さらに、8i0.J
120を除去して電極取付穴8.11’などを設けた構
造を示している。
この方法によれば充填物質に多少汚染がある場′?1′
合炉も高温での熱処理がないので、Si中まで侵入する
ことがなく、また、平坦化のためのエツチングにおいて
も、その均一性は±10%程度でよく、半導体装置製造
で用いられるバッチ処理が可能となるなど、その効果は
大きい。
ことがなく、また、平坦化のためのエツチングにおいて
も、その均一性は±10%程度でよく、半導体装置製造
で用いられるバッチ処理が可能となるなど、その効果は
大きい。
ここでは充填物質の下敷マスクとして8i3N4膜を用
いたが、 ドライエツチングを用いるときはAJ□0.
膜などを用いることが望ましい0
いたが、 ドライエツチングを用いるときはAJ□0.
膜などを用いることが望ましい0
第1図、第2図、第3図は本発明の実施例を示す図であ
る。 1・・・81基板、2・・・埋込層、3・・・エピタキ
シャル層。
る。 1・・・81基板、2・・・埋込層、3・・・エピタキ
シャル層。
Claims (1)
- 【特許請求の範囲】 1、下記工程を含む半導体装置の製造方法(1) 半
導体基板の表面にアイソレージ冒ン用の溝を形成する工
程。 (2) 8 i 02展を全面に被着した後、 8i
、N4膜もしくはAI、 0. t+を全面に被着する
工程。 (3) 絶縁膜を全面に被着して上記溝を充填する工
程。 (4)上記半導体基板表面上に被着されである上記8i
、N4膜もしくはAJ!0.膜が露出されるまで上記絶
縁膜をエッチする工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10843882A JPS589337A (ja) | 1982-06-25 | 1982-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10843882A JPS589337A (ja) | 1982-06-25 | 1982-06-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS589337A true JPS589337A (ja) | 1983-01-19 |
Family
ID=14484769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10843882A Pending JPS589337A (ja) | 1982-06-25 | 1982-06-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS589337A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607145A (ja) * | 1983-06-25 | 1985-01-14 | Toshiba Corp | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4869485A (ja) * | 1971-12-22 | 1973-09-20 | ||
JPS51108786A (ja) * | 1975-03-20 | 1976-09-27 | Fujitsu Ltd | |
JPS51146192A (en) * | 1975-06-11 | 1976-12-15 | Fujitsu Ltd | Diode device fabrication method |
JPS5219087A (en) * | 1975-08-05 | 1977-01-14 | Fujitsu Ltd | Production method of semiconductor device |
JPS5226182A (en) * | 1975-08-25 | 1977-02-26 | Hitachi Ltd | Manufacturing method of semi-conductor unit |
-
1982
- 1982-06-25 JP JP10843882A patent/JPS589337A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4869485A (ja) * | 1971-12-22 | 1973-09-20 | ||
JPS51108786A (ja) * | 1975-03-20 | 1976-09-27 | Fujitsu Ltd | |
JPS51146192A (en) * | 1975-06-11 | 1976-12-15 | Fujitsu Ltd | Diode device fabrication method |
JPS5219087A (en) * | 1975-08-05 | 1977-01-14 | Fujitsu Ltd | Production method of semiconductor device |
JPS5226182A (en) * | 1975-08-25 | 1977-02-26 | Hitachi Ltd | Manufacturing method of semi-conductor unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607145A (ja) * | 1983-06-25 | 1985-01-14 | Toshiba Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
JPH113936A (ja) | 半導体装置の製造方法 | |
JPS5851422B2 (ja) | 酸化物分離プロセス | |
JPH0834174B2 (ja) | 半導体装置の製造方法 | |
JPS58210634A (ja) | 半導体装置の製造方法 | |
JP3462174B2 (ja) | シリコン基板内にトレンチ構造部を形成するための方法 | |
JPS59232437A (ja) | 半導体装置の製造方法 | |
JPS589337A (ja) | 半導体装置の製造方法 | |
JPH09507971A (ja) | 厚さの均一度の高いシリコン・オン・インシュレータ(soi)材料を形成する方法 | |
JPS58143548A (ja) | 半導体装置の製造方法 | |
JPS59182538A (ja) | 半導体装置およびその製造方法 | |
JPS6130046A (ja) | 半導体集積回路装置の製造方法 | |
KR950014114B1 (ko) | 소자분리용 절연막 형성방법 | |
JPH0719837B2 (ja) | 半導体装置の製造方法 | |
JPH01258439A (ja) | 半導体装置およびその製造方法 | |
JPS63228732A (ja) | 半導体装置の製造方法 | |
JPS61112343A (ja) | 半導体装置の製造方法 | |
JPS58213444A (ja) | 半導体装置の製造方法 | |
JPH0215650A (ja) | 半導体装置及びその製造方法 | |
JPH02209747A (ja) | 半導体装置の製造方法 | |
JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
JPS62281345A (ja) | 半導体装置の製造方法 | |
JPH0354860B2 (ja) | ||
JPS5980942A (ja) | 半導体装置の製造方法 | |
JPS6248380B2 (ja) |