JPH0354860B2 - - Google Patents
Info
- Publication number
- JPH0354860B2 JPH0354860B2 JP18989384A JP18989384A JPH0354860B2 JP H0354860 B2 JPH0354860 B2 JP H0354860B2 JP 18989384 A JP18989384 A JP 18989384A JP 18989384 A JP18989384 A JP 18989384A JP H0354860 B2 JPH0354860 B2 JP H0354860B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide glass
- forming
- groove
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 239000000075 oxide glass Substances 0.000 claims description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は溝埋込分離の形成方法に関し、特に半
導体集積回路における溝埋込分離の形成方法に関
する。
導体集積回路における溝埋込分離の形成方法に関
する。
（従来技術）
従来、半導体基板に形成された溝に絶縁物を埋
め込むとき、絶縁物の堆積におけるステツプカバ
レツジが良くないため、表面が平坦化されないと
いう問題があつた。
め込むとき、絶縁物の堆積におけるステツプカバ
レツジが良くないため、表面が平坦化されないと
いう問題があつた。
そのため、絶縁物を溝内にだけ残すエツチバツ
クにおいて、絶縁物が厚く堆積された部分が最後
までエツチングされずに残り、溝内の絶縁物が過
剰にエツチングされるという欠点があつた。
クにおいて、絶縁物が厚く堆積された部分が最後
までエツチングされずに残り、溝内の絶縁物が過
剰にエツチングされるという欠点があつた。
（発明の目的）
本発明の目的は、上記欠点を除去し、溝内に再
現性良くシリコン酸化物ガラスを残し、表面が平
坦化された溝埋込分離の形成方法を提供すること
にある。
現性良くシリコン酸化物ガラスを残し、表面が平
坦化された溝埋込分離の形成方法を提供すること
にある。
（発明の構成）
本発明の第１の発明の溝埋込分離の形成方法
は、単結晶半導体基板に形成された溝に絶縁物が
埋込まれた溝埋込分離の形成方法において、前記
単結晶半導体基板に異方性エツチングにより溝を
形成する工程と、該溝内および前記基板表面に熱
酸化膜を形成する工程と、該熱酸化膜上に高温熱
処理によつて流動化できるシリコン酸化物ガラス
を付着形成する工程と、高温熱処理しシリコン酸
化物ガラスを流動化し溝内を完全に埋込む工程
と、前記溝部上のシリコン酸化物ガラス上にフオ
トレジストパターンを形成する工程と、該フオト
レジストパターンをマスクにして前記シリコン酸
化物ガラスの一部をエツチングする工程と、前記
フオトレジストパターンを除去する工程と、高温
熱処理し前記シリコン酸化物ガラスを流動化せし
め表面を平坦化せしめる工程と、該シリコン酸化
物ガラス全面をエツチングし溝内にシリコン酸化
物ガラスを残す工程とを含んで構成される。
は、単結晶半導体基板に形成された溝に絶縁物が
埋込まれた溝埋込分離の形成方法において、前記
単結晶半導体基板に異方性エツチングにより溝を
形成する工程と、該溝内および前記基板表面に熱
酸化膜を形成する工程と、該熱酸化膜上に高温熱
処理によつて流動化できるシリコン酸化物ガラス
を付着形成する工程と、高温熱処理しシリコン酸
化物ガラスを流動化し溝内を完全に埋込む工程
と、前記溝部上のシリコン酸化物ガラス上にフオ
トレジストパターンを形成する工程と、該フオト
レジストパターンをマスクにして前記シリコン酸
化物ガラスの一部をエツチングする工程と、前記
フオトレジストパターンを除去する工程と、高温
熱処理し前記シリコン酸化物ガラスを流動化せし
め表面を平坦化せしめる工程と、該シリコン酸化
物ガラス全面をエツチングし溝内にシリコン酸化
物ガラスを残す工程とを含んで構成される。
また、本発明の第２の発明の溝埋込分離の形成
方法は、単結晶半導体基板に形成された溝に絶縁
物が埋込まれた溝埋込分離の形成方法において、
前記単結晶基板に埋込みに用いられるシリコン酸
化物ガラスよりもエツチング速度の大きい絶縁膜
をマスクにして前記単結晶基板を異方性エツチン
グし溝を形成する工程と、該溝内に熱酸化膜を形
成する工程と、該熱酸化膜並びに前記絶縁膜上に
高温熱処理によつて流動化できるシリコン酸化物
ガラスを付着形成する工程と、高温熱処理しシリ
コン酸化物ガラスを流動化し溝内を完全に埋込む
工程と、前記溝部上のシリコン酸化物ガラス上に
フオトレジストパターンを形成する工程と、該フ
オトレジストパターンをマスクにして前記シリコ
ン酸化物ガラスの一部をエツチングする工程と、
前記フオトレジストパターンを除去する工程と、
高温熱処理し前記シリコン酸化物ガラスを流動化
せしめ表面を平坦化せしめる工程と、該シリコン
酸化物ガラス全面をエツチングし溝内にシリコン
酸化物ガラスを残す工程とを含んで構成される。
方法は、単結晶半導体基板に形成された溝に絶縁
物が埋込まれた溝埋込分離の形成方法において、
前記単結晶基板に埋込みに用いられるシリコン酸
化物ガラスよりもエツチング速度の大きい絶縁膜
をマスクにして前記単結晶基板を異方性エツチン
グし溝を形成する工程と、該溝内に熱酸化膜を形
成する工程と、該熱酸化膜並びに前記絶縁膜上に
高温熱処理によつて流動化できるシリコン酸化物
ガラスを付着形成する工程と、高温熱処理しシリ
コン酸化物ガラスを流動化し溝内を完全に埋込む
工程と、前記溝部上のシリコン酸化物ガラス上に
フオトレジストパターンを形成する工程と、該フ
オトレジストパターンをマスクにして前記シリコ
ン酸化物ガラスの一部をエツチングする工程と、
前記フオトレジストパターンを除去する工程と、
高温熱処理し前記シリコン酸化物ガラスを流動化
せしめ表面を平坦化せしめる工程と、該シリコン
酸化物ガラス全面をエツチングし溝内にシリコン
酸化物ガラスを残す工程とを含んで構成される。
（作 用）
本発明においては、半導体基板の溝部及び表面
に埋込み用のシリコン酸化物ガラスを被着し、リ
フローさせて表面を平坦化させた後、膜厚が最も
薄くなる溝部分をフオトレジストで覆い一部エツ
チングし、再びリフローさせることにより、シリ
コン酸化物ガラスは半導体基板表面上で平坦にな
る。従つてその後のエツチバツクにより溝内部に
シリコン酸化物ガラスを表面が平坦になるよう残
すことが可能となる。
に埋込み用のシリコン酸化物ガラスを被着し、リ
フローさせて表面を平坦化させた後、膜厚が最も
薄くなる溝部分をフオトレジストで覆い一部エツ
チングし、再びリフローさせることにより、シリ
コン酸化物ガラスは半導体基板表面上で平坦にな
る。従つてその後のエツチバツクにより溝内部に
シリコン酸化物ガラスを表面が平坦になるよう残
すことが可能となる。
（実施例）
以下、本発明の実施例について、図面を参照し
て説明する。
て説明する。
第１図ａ〜ｅは本発明の第１の実施例を説明す
るために工程順に示した断面図である。
るために工程順に示した断面図である。
先ず、第１図ａに示すように、単結晶シリコン
基板１に異方性エツチングにより幅1μｍ程度で
深さ１〜5μｍ程度の溝２を形成する。次いで、
溝内および基板表面に50〜200nｍ程度の熱酸化
膜３を形成する。この熱酸化膜は清浄なSi/SiO2
界面を得ることと、シリコン酸化物ガラス中の下
純物がシリコン基板に拡散するのを防ぐことを目
的としている。次いで、1000℃程度の温度でリフ
ローが可能なシリコン酸化物ガラス膜４、例えば
PSG膜あるいはBPSG膜を膜厚1μｍ程度成長す
る。
基板１に異方性エツチングにより幅1μｍ程度で
深さ１〜5μｍ程度の溝２を形成する。次いで、
溝内および基板表面に50〜200nｍ程度の熱酸化
膜３を形成する。この熱酸化膜は清浄なSi/SiO2
界面を得ることと、シリコン酸化物ガラス中の下
純物がシリコン基板に拡散するのを防ぐことを目
的としている。次いで、1000℃程度の温度でリフ
ローが可能なシリコン酸化物ガラス膜４、例えば
PSG膜あるいはBPSG膜を膜厚1μｍ程度成長す
る。
次に、第１図ｂに示すように、1000℃前後の熱
処理を行いシリコン酸化物ガラスをリフローさ
せ、溝内を完全に埋め込む。５ａはリフローさせ
たあとのシリコン酸化物ガラスである。このとき
周辺部から溝内へ膜がリフローするため、溝部お
よびその周辺部でへこみが生ずる。このへこみを
少くするために、再度シリコン酸化物ガラスを成
長し、リフローを行うこともできる。次いで、溝
部にフオトレジストパターン６を設ける。このフ
オトレジストパターン６の位置合わせは多少のず
れは許される。
処理を行いシリコン酸化物ガラスをリフローさ
せ、溝内を完全に埋め込む。５ａはリフローさせ
たあとのシリコン酸化物ガラスである。このとき
周辺部から溝内へ膜がリフローするため、溝部お
よびその周辺部でへこみが生ずる。このへこみを
少くするために、再度シリコン酸化物ガラスを成
長し、リフローを行うこともできる。次いで、溝
部にフオトレジストパターン６を設ける。このフ
オトレジストパターン６の位置合わせは多少のず
れは許される。
次に、第１図ｃに示すように、フオトレジスト
パターン６をマスクにして、シリコン酸化物ガラ
スの一部分をエツチングし、５ｂの状態とする。
パターン６をマスクにして、シリコン酸化物ガラ
スの一部分をエツチングし、５ｂの状態とする。
次に、第１図ｄに示すように、フオトレジスト
を剥離し、再び1000℃前後の熱処理を行いガラス
層をリフローさせるとほぼ平坦な表面を持つシリ
コン酸化物ガラス層５ｃが得られる。
を剥離し、再び1000℃前後の熱処理を行いガラス
層をリフローさせるとほぼ平坦な表面を持つシリ
コン酸化物ガラス層５ｃが得られる。
次に、第１図ｅに示すように、シリコン基板全
面をエツチングし、溝内部にシリコン酸化物ガラ
ス７が残るようにすると第１の実施例は完成す
る。
面をエツチングし、溝内部にシリコン酸化物ガラ
ス７が残るようにすると第１の実施例は完成す
る。
第２図ａ〜ｇは本発明の第２の実施例を説明す
るために工程順に示した断面図である。第２の実
施例では、溝幅の異なる溝を埋め込む方法につい
て記述する。
るために工程順に示した断面図である。第２の実
施例では、溝幅の異なる溝を埋め込む方法につい
て記述する。
先ず、第２図ａに示すように、単結晶シリコン
基板１０に異なる幅の溝１２と１１を形成する。
次で表面に熱酸化膜１３が成長される。
基板１０に異なる幅の溝１２と１１を形成する。
次で表面に熱酸化膜１３が成長される。
次に、第２図ｂに示すように、シリコン酸化物
ガラス、例えばBPSG膜１４を溝の深さよりｄだ
け厚く成長する。
ガラス、例えばBPSG膜１４を溝の深さよりｄだ
け厚く成長する。
次に、第２図ｃに示すように、高温熱処理
（800℃から1000℃程度）によりBPSG膜をリフロ
ーさせ、溝１２内を完全に埋めると同時に、表面
をなだらかにする。１５ａはなだらかにされた
BPSG膜である。
（800℃から1000℃程度）によりBPSG膜をリフロ
ーさせ、溝１２内を完全に埋めると同時に、表面
をなだらかにする。１５ａはなだらかにされた
BPSG膜である。
次に、第２図ｄに示すように、溝パターンとほ
ぼ一致させて、フオトレジストパターン１６をフ
オトレジスト工程により形成する。
ぼ一致させて、フオトレジストパターン１６をフ
オトレジスト工程により形成する。
次に、第２図ｅに示すように、このフオトレジ
スト１６をマスクにして、平坦部のBPSG膜厚が
ほぼｄとなるまでBPSG膜をエツチングする。
スト１６をマスクにして、平坦部のBPSG膜厚が
ほぼｄとなるまでBPSG膜をエツチングする。
次に、第２図ｆに示すように、フオトレジスト
を剥離し、再び高温熱処理によりエツチングされ
たBPSGをリフローさせ、ほぼ平坦な表面を持つ
BPSG膜１５ｃが得られる。
を剥離し、再び高温熱処理によりエツチングされ
たBPSGをリフローさせ、ほぼ平坦な表面を持つ
BPSG膜１５ｃが得られる。
次に、第２図ｇに示すように、再びBPSG膜を
エツチングし、溝内部にだけBPSG膜１５ｄを残
す。
エツチングし、溝内部にだけBPSG膜１５ｄを残
す。
２度目のリフローにより、BPSG膜厚はウエー
ハ内で均一になつているため、エツチングにより
溝内部にBPSGを残すことが可能になる。
ハ内で均一になつているため、エツチングにより
溝内部にBPSGを残すことが可能になる。
この後、通常の素子製造工程を経ることによ
り、MOSLSIあるいはバイポーラLSIが実現でき
る。
り、MOSLSIあるいはバイポーラLSIが実現でき
る。
第２図ｅに示されるBPSG膜のエツチングを本
発明の実施例のように途中で止めずに最後まで行
うと、サイドエツチングによりフオトレジスト１
６が浮き上るという問題が生ずる。本発明では、
このような不都合はなく、量産性に優れている。
発明の実施例のように途中で止めずに最後まで行
うと、サイドエツチングによりフオトレジスト１
６が浮き上るという問題が生ずる。本発明では、
このような不都合はなく、量産性に優れている。
第１の実施例および第２の実施例においては、
最後のエツチバツクの際、シリコン酸化物ガラス
層の膜厚バラツキやエツチング時間のバラツキに
より、エツチングをややオーバーぎみに行なわな
ければならない。そのため、溝内に残されるシリ
コン酸化物ガラスは、基板表面からわずかに陥没
することになる。さらに通常のMOSの製造工程
では、ゲート酸化膜形成あるいはソース・ドレイ
ン形成の前に、シリコン表面の数十nm程度の薄
い酸化膜をエツチングする工程が含まれる。この
エツチングによつて、溝内の酸化物ガラスは、さ
らに陥没してしまう。
最後のエツチバツクの際、シリコン酸化物ガラス
層の膜厚バラツキやエツチング時間のバラツキに
より、エツチングをややオーバーぎみに行なわな
ければならない。そのため、溝内に残されるシリ
コン酸化物ガラスは、基板表面からわずかに陥没
することになる。さらに通常のMOSの製造工程
では、ゲート酸化膜形成あるいはソース・ドレイ
ン形成の前に、シリコン表面の数十nm程度の薄
い酸化膜をエツチングする工程が含まれる。この
エツチングによつて、溝内の酸化物ガラスは、さ
らに陥没してしまう。
第３図ａ〜ｃは溝内の酸化物ガラスの陥没を防
ぐための改良された本発明の第３の実施例を説明
するために工程順に示した断面図である。
ぐための改良された本発明の第３の実施例を説明
するために工程順に示した断面図である。
先ず、第３図ａに示すように、シリコン基板２
０に溝を形成する前に、埋込みに用いられる
BPSG膜よりもエツチング速度の大きいCVD
SiO2膜２１をマスクにして、シリコン基板２０
を異方性エツチングする。あるいは、CVD SiO2
膜のパターニングに用いるフオトレジスト膜を、
そのままシリコンエツチングのマスクとして用い
てもよい。次いで、溝内に熱酸化膜２２を形成す
る。
０に溝を形成する前に、埋込みに用いられる
BPSG膜よりもエツチング速度の大きいCVD
SiO2膜２１をマスクにして、シリコン基板２０
を異方性エツチングする。あるいは、CVD SiO2
膜のパターニングに用いるフオトレジスト膜を、
そのままシリコンエツチングのマスクとして用い
てもよい。次いで、溝内に熱酸化膜２２を形成す
る。
以後の工程は、第２の実施例の第２図ｂから第
２図ｆまでと全く同一工程をたどることにより、
第３図ｂに示すように、例えばBPSG膜２３が平
坦に形成された状態が得られる。
２図ｆまでと全く同一工程をたどることにより、
第３図ｂに示すように、例えばBPSG膜２３が平
坦に形成された状態が得られる。
次に、バツフアードフツ酸液等を用いてエツ
チ・バツクを行う。膜２１がCVD SiO2膜、膜２
３がBPSG膜の場合、エツチング速度比は２程度
になる。従つて、CVD SiO2膜２１がエツチング
された時点では、BPSG膜２３ａは第３図ｃに示
すように、溝からわずかに頭を出している。ある
いは、エツチングをさらに追加することにより、
全く平坦な表面を得ることが可能である。
チ・バツクを行う。膜２１がCVD SiO2膜、膜２
３がBPSG膜の場合、エツチング速度比は２程度
になる。従つて、CVD SiO2膜２１がエツチング
された時点では、BPSG膜２３ａは第３図ｃに示
すように、溝からわずかに頭を出している。ある
いは、エツチングをさらに追加することにより、
全く平坦な表面を得ることが可能である。
シリコン酸化物ガラスを溝からわずかに頭を出
しておけば、前に述べたように、その後のエツチ
ング工程で、BPSG膜がエツチングされ、最終的
にはほぼ平坦な表面状態が得られることになる。
これはゲート電極、配線等に微細加工が必要な
VLSIにとつて、大変好ましいことである。
しておけば、前に述べたように、その後のエツチ
ング工程で、BPSG膜がエツチングされ、最終的
にはほぼ平坦な表面状態が得られることになる。
これはゲート電極、配線等に微細加工が必要な
VLSIにとつて、大変好ましいことである。
（発明の効果）
以上説明したとおり、本発明によれば溝内に再
現性良くシリコン酸化物ガラスを残し表面が平坦
な溝分離されたシリコン基板を得ることができ
る。
現性良くシリコン酸化物ガラスを残し表面が平坦
な溝分離されたシリコン基板を得ることができ
る。
第１図ａ〜ｅ、第２図ａ〜ｇ、第３図ａ〜ｃ
は、それぞれ本発明の第１、第２、第３の実施例
を説明するために工程順に示した断面図である。 １，１０，２０……シリコン基板、２，１１，
１２……溝、３，１３，２２……熱酸化膜、４，
５ａ，５ｂ，５ｃ，７，１４，１５ａ，１５ｂ，
１５ｃ，１５ｄ，２３，２３ａ……シリコン酸化
物ガラス、６，１６……フオトレジスト、２１…
…CVD SiO2膜。
は、それぞれ本発明の第１、第２、第３の実施例
を説明するために工程順に示した断面図である。 １，１０，２０……シリコン基板、２，１１，
１２……溝、３，１３，２２……熱酸化膜、４，
５ａ，５ｂ，５ｃ，７，１４，１５ａ，１５ｂ，
１５ｃ，１５ｄ，２３，２３ａ……シリコン酸化
物ガラス、６，１６……フオトレジスト、２１…
…CVD SiO2膜。
Claims (1)
- 【特許請求の範囲】 １ 単結晶半導体基板に形成された溝に絶縁物が
埋込まれた溝埋込分離の形成方法において、前記
単結晶半導体基板に異方性エツチングにより溝を
形成する工程と、該溝内および前記基板表面に熱
酸化膜を形成する工程と、該熱酸化膜上に高温熱
処理によつて流動化できるシリコン酸化物ガラス
を付着形成する工程と、高温熱処理しシリコン酸
化物ガラスを流動化し溝内を完全に埋込む工程
と、前記溝部上のシリコン酸化物ガラス上にフオ
トレジストパターンを形成する工程と、該フオト
レジストパターンをマスクにして前記シリコン酸
化物ガラスの一部をエツチングする工程と、前記
フオトレジストパターンを除去する工程と、高温
熱処理し前記シリコン酸化物ガラスを流動化せし
め表面を平坦化せしめる工程と、該シリコン酸化
物ガラス全面をエツチングし溝内にシリコン酸化
物ガラスを残す工程とを含むことを特徴とする溝
埋込分離の形成方法。 ２ 単結晶半導体基板に形成された溝に絶縁物が
埋込まれた溝埋込分離の形成方法において、前記
単結晶基板に埋込みに用いられるシリコン酸化物
ガラスよりもエツチング速度の大きい絶縁膜をマ
スクにして前記単結晶基板を異方性エツチングし
溝を形成する工程と、該溝内に熱酸化膜を形成す
る工程と、該熱酸化膜並びに前記絶縁膜上に高温
熱処理によつて流動化できるシリコン酸化物ガラ
スを付着形成する工程と、高温熱処理しシリコン
酸化物ガラスを流動化し構内を完全に埋込む工程
と、前記溝部上のシリコン酸化物ガラス上にフオ
トレジストパターンを形成する工程と、該フオト
レジストパターンをマスクにして前記シリコン酸
化物ガラスの一部をエツチングする工程と、前記
フオトレジストパターンを除去する工程と、高温
熱処理し前記シリコン酸化物ガラスを流動化せし
め表面を平坦化せしめる工程と、該シリコン酸化
物ガラス全面をエツチングし溝内にシリコン酸化
物ガラスを残す工程とを含むことを特徴とする溝
埋込分離の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18989384A JPS6167934A (ja) | 1984-09-11 | 1984-09-11 | 溝埋込分離の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18989384A JPS6167934A (ja) | 1984-09-11 | 1984-09-11 | 溝埋込分離の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167934A JPS6167934A (ja) | 1986-04-08 |
| JPH0354860B2 true JPH0354860B2 (ja) | 1991-08-21 |
Family
ID=16248944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18989384A Granted JPS6167934A (ja) | 1984-09-11 | 1984-09-11 | 溝埋込分離の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167934A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246543A (ja) * | 1985-08-23 | 1987-02-28 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-09-11 JP JP18989384A patent/JPS6167934A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167934A (ja) | 1986-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127241A (en) | Trench isolation structure and fabrication method thereof | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US6376893B1 (en) | Trench isolation structure and fabrication method thereof | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JP3003250B2 (ja) | 半導体装置の製造方法 | |
| JPH0354860B2 (ja) | ||
| JP3080400B2 (ja) | 半導体装置 | |
| JPH0562463B2 (ja) | ||
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH0478013B2 (ja) | ||
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JP2671359B2 (ja) | 半導体装置の製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| KR19990051399A (ko) | 반도체 장치의 소자분리방법 | |
| JPH0481329B2 (ja) |