JPS5886592A - マトリクス表示装置の駆動用集積回路 - Google Patents
マトリクス表示装置の駆動用集積回路Info
- Publication number
- JPS5886592A JPS5886592A JP18603281A JP18603281A JPS5886592A JP S5886592 A JPS5886592 A JP S5886592A JP 18603281 A JP18603281 A JP 18603281A JP 18603281 A JP18603281 A JP 18603281A JP S5886592 A JPS5886592 A JP S5886592A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- output
- control
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマｌ−１７クス表示装置の駆動回路に関し、特
にマトリクス表示装置とＹ紬電極（セグメント電極）の
数に応じて増設できる駆動回路に関する。
にマトリクス表示装置とＹ紬電極（セグメント電極）の
数に応じて増設できる駆動回路に関する。
一般に文字あるいは数字等をドツトマトリクスに依って
表示する表示装置は時分割で駆動されるＸ軸電極（パッ
ク電極）と表示の点灯及び消灯の信号で駆動されるＹ輪
電極（セグメント電極」とを有しており、駆動回路はＸ
軸電極数及びＹ軸電極数に応じて設計及び製作しＣいた
。従って表示装置の表示容置がＪＩする場合にはそれぞ
れの表示装置に対して専用の駆動回路を設計及び製作し
なければならず極め゛Ｃ生産性の悪いものであった。
表示する表示装置は時分割で駆動されるＸ軸電極（パッ
ク電極）と表示の点灯及び消灯の信号で駆動されるＹ輪
電極（セグメント電極」とを有しており、駆動回路はＸ
軸電極数及びＹ軸電極数に応じて設計及び製作しＣいた
。従って表示装置の表示容置がＪＩする場合にはそれぞ
れの表示装置に対して専用の駆動回路を設計及び製作し
なければならず極め゛Ｃ生産性の悪いものであった。
本発明は上述した点に鑑みて為されたものであり、Ｙ軸
電極の増加に伴い駆動回路ブロックを増設できるマトリ
クス表示装置の駆動回路を提供するものである。以下図
面を参照して本発明を詳述する。
電極の増加に伴い駆動回路ブロックを増設できるマトリ
クス表示装置の駆動回路を提供するものである。以下図
面を参照して本発明を詳述する。
第１図は本発明の実施例を示す液晶表示装置用駆動回路
のブロック図であり、は）は制御データを保持する５ビ
ツトシフトレジスタ、（２）は各部回路を制御する制御
回路、（３）は表示データをシフトする２４ビツトシフ
トレジスタ、１４）は表示データを記憶するＲＡＭ、＋
５１はＲＡ Ｍ １４１をアドレスするアドレスカウン
タ、（６）はアドレス信号Ａ０１〜ＡＤ１３を出力する
アドレスデコーダ、（７１はセグメント電極駆動回路、
（８）はバック電極駆動回路、（９）は発振回路、ＩＩ
Ｇは外部入力と発振出力とを切り換える切換回路、 ＋
１１１はデータ出力端子Ｄｏｕｔへのデータを切り換え
る切換回路、（社）は同期化回路、αａはトランスミッ
ションゲート、αのは表示装置の駆動電圧発生回路であ
る。
のブロック図であり、は）は制御データを保持する５ビ
ツトシフトレジスタ、（２）は各部回路を制御する制御
回路、（３）は表示データをシフトする２４ビツトシフ
トレジスタ、１４）は表示データを記憶するＲＡＭ、＋
５１はＲＡ Ｍ １４１をアドレスするアドレスカウン
タ、（６）はアドレス信号Ａ０１〜ＡＤ１３を出力する
アドレスデコーダ、（７１はセグメント電極駆動回路、
（８）はバック電極駆動回路、（９）は発振回路、ＩＩ
Ｇは外部入力と発振出力とを切り換える切換回路、 ＋
１１１はデータ出力端子Ｄｏｕｔへのデータを切り換え
る切換回路、（社）は同期化回路、αａはトランスミッ
ションゲート、αのは表示装置の駆動電圧発生回路であ
る。
５ビツトシフトレジスタ＋１１はデータ入力端子に印加
された最初の５ビツト（これは制御データとなる）をデ
ータ書き込み状態で制御回路（２）から出力される制御
クロックＣＬＫ１の５個のパルスで順次シフトすると共
に保持し、その内容を制御回路（２目こ印加する。２４
ビツトシフトレジスタ（３１は制御回路（２）から印加
される制御クロックＣＬＫ２で動作し表示データを順次
シフトすると共に第２４ビツト出力ｑ２４が切換回路Ｉ
］１１に印加される。制御回路＋２）には制御データの
他にデータ書き込み状態と表示動作状態を制御する制御
端子面及び同期化の入 ための信号の入力と出力とを制御すへ出力制御端子ｘ７
ｏ 等が接続され、これらの信号に基いて各回路を制
御する。例えばデータ書き込み状態に於いて制御クロッ
ク入力端子ＣＬＫに印加された制御クロックＣＬＫの最
初の５個を５ビツトシフトレジスター１１に印加し、６
１１！目からは２４ビツトシフトレジスタ（３）に印加
する。
された最初の５ビツト（これは制御データとなる）をデ
ータ書き込み状態で制御回路（２）から出力される制御
クロックＣＬＫ１の５個のパルスで順次シフトすると共
に保持し、その内容を制御回路（２目こ印加する。２４
ビツトシフトレジスタ（３１は制御回路（２）から印加
される制御クロックＣＬＫ２で動作し表示データを順次
シフトすると共に第２４ビツト出力ｑ２４が切換回路Ｉ
］１１に印加される。制御回路＋２）には制御データの
他にデータ書き込み状態と表示動作状態を制御する制御
端子面及び同期化の入 ための信号の入力と出力とを制御すへ出力制御端子ｘ７
ｏ 等が接続され、これらの信号に基いて各回路を制
御する。例えばデータ書き込み状態に於いて制御クロッ
ク入力端子ＣＬＫに印加された制御クロックＣＬＫの最
初の５個を５ビツトシフトレジスター１１に印加し、６
１１！目からは２４ビツトシフトレジスタ（３）に印加
する。
ＲＡ Ｍ １４１は２４ピツト×８の容纏を有し制御回
路：２１から出力される畜き込み読み出し信号Ｈ／ ｌ
ｉｔで制御され、２４ビツトシフトレジスタ（３１に保
持された表示データを記憶すると共に読み出された記憶
内容はセグメント電極駆動回路（７）に印加される。ア
ドレスカウンタ（５）は３ビツトから成り、データ書き
込み状態に於いては制御回路（２）に印加された制御デ
ータのアドレスを示すζビットがプリセットされ、（あ
るいはこの３ビツトは直接アドレスデコーダ（６）に印
加されＣも良い」また表示動作状態に於いては入力端子
φに表示の駆動周波数信号ＬＣＤφが印加される。アド
レスデコーダ（６）はアドレスカウンタ（５）の出力Ｑ
＋、Ｑｚ、Ｑｓの出力を８ビツトのアドレス信号ＡＤ１
〜ＡＤ１３に変換する。
路：２１から出力される畜き込み読み出し信号Ｈ／ ｌ
ｉｔで制御され、２４ビツトシフトレジスタ（３１に保
持された表示データを記憶すると共に読み出された記憶
内容はセグメント電極駆動回路（７）に印加される。ア
ドレスカウンタ（５）は３ビツトから成り、データ書き
込み状態に於いては制御回路（２）に印加された制御デ
ータのアドレスを示すζビットがプリセットされ、（あ
るいはこの３ビツトは直接アドレスデコーダ（６）に印
加されＣも良い」また表示動作状態に於いては入力端子
φに表示の駆動周波数信号ＬＣＤφが印加される。アド
レスデコーダ（６）はアドレスカウンタ（５）の出力Ｑ
＋、Ｑｚ、Ｑｓの出力を８ビツトのアドレス信号ＡＤ１
〜ＡＤ１３に変換する。
アドレス信号ＡＤｌ〜ＡＤ１３はＲＡＭ１４１のアドレ
スを指定すると共にバック電極駆動回路（８）に印加さ
れ、表示装置のＸ軸電極を選択するための４Ｍ４として
用いられる。発振回路１９）は発振端子ＯＳＣに接続さ
れるコンデンサ等に依って決定される周波数で発振する
回路であり、その発振周波数は液晶を交流駆動するため
の信号として用いられ、発振出力φｏｕｔは切換回路ｌ
Ｉαに印加される。発振回路（９）及び切換回路αＯは
入出力制御端子Ｉ１０に連動して制御回路（２１から出
力される信号ｃｉｔに依っ°Ｃ制御され、信号ＣＨが１
０１の場合には発振出力φｏｕｔは切換回路ａ０の出力
Ｂ及び出力りから液晶駆動周波数信号入出力端子ＬＣＤ
φ及び制動回路（２）、各駆動回路ｔ７＋ ＋８１に印
加され、信号ＣＨが１１＃になると発振回路（９）の発
振は停止され、切換回路ｔｔｅは液晶駆動周波数信号入
出力端子ＬＣＤφに印加された液晶駆動周波数信号を出
力りから出力する。
スを指定すると共にバック電極駆動回路（８）に印加さ
れ、表示装置のＸ軸電極を選択するための４Ｍ４として
用いられる。発振回路１９）は発振端子ＯＳＣに接続さ
れるコンデンサ等に依って決定される周波数で発振する
回路であり、その発振周波数は液晶を交流駆動するため
の信号として用いられ、発振出力φｏｕｔは切換回路ｌ
Ｉαに印加される。発振回路（９）及び切換回路αＯは
入出力制御端子Ｉ１０に連動して制御回路（２１から出
力される信号ｃｉｔに依っ°Ｃ制御され、信号ＣＨが１
０１の場合には発振出力φｏｕｔは切換回路ａ０の出力
Ｂ及び出力りから液晶駆動周波数信号入出力端子ＬＣＤ
φ及び制動回路（２）、各駆動回路ｔ７＋ ＋８１に印
加され、信号ＣＨが１１＃になると発振回路（９）の発
振は停止され、切換回路ｔｔｅは液晶駆動周波数信号入
出力端子ＬＣＤφに印加された液晶駆動周波数信号を出
力りから出力する。
即ち信号ＣＭに依り液晶駆動周波数信号を内部で作成す
るかあるいは外部から取り入れるかが切り換えられるの
である。
るかあるいは外部から取り入れるかが切り換えられるの
である。
バンク電極駆動回路（８）及びセグメント駆動回路＋７
３に用いられた液晶駆動方法は周知の１バイアス電圧平
均化法であり、第４図に示す如くアドレス信号ＡＤ１〜
ＡＤ８が′″１１となったとき、即ち選択されたときに
は接地電圧と液晶駆動電圧ＶＬＣＤとの交番信号を駆動
端子ＢＦ１〜ＢＰ８に印加し、アドレＴ ＶＬＣＤとの
間で交番する信号を駆動端子ＢＰ１〜ＢＰ８に印加する
。一方アドレス信号ＡＤ１〜ＡＤ［３が１１′でアドレ
スされたＲ Ａ Ｍ １４＋の２４ビツト出力が１１”
であるときにはその駆動端子Ｓｅｇ１〜８０ｇ２４には
液晶駆動電圧Ｖ ＬＣＤと接地電圧との交と”ＶＬＣ！
ｌの交番電圧が印加される。例えば第４図の如（ＲＡＭ
０ＵＴ １のｄ力波形が出力されたとすると駆動端子Ｂ
＠ｇ １に出力される電圧はＳ・ｇｌで示される波形と
なり、また表示装置のＹ軸電極Ｙ１とＸ軸電極ｘ１間の
印加電圧はＹｌ−ＸＩで示される波形となり表示が為さ
れる。
３に用いられた液晶駆動方法は周知の１バイアス電圧平
均化法であり、第４図に示す如くアドレス信号ＡＤ１〜
ＡＤ８が′″１１となったとき、即ち選択されたときに
は接地電圧と液晶駆動電圧ＶＬＣＤとの交番信号を駆動
端子ＢＦ１〜ＢＰ８に印加し、アドレＴ ＶＬＣＤとの
間で交番する信号を駆動端子ＢＰ１〜ＢＰ８に印加する
。一方アドレス信号ＡＤ１〜ＡＤ［３が１１′でアドレ
スされたＲ Ａ Ｍ １４＋の２４ビツト出力が１１”
であるときにはその駆動端子Ｓｅｇ１〜８０ｇ２４には
液晶駆動電圧Ｖ ＬＣＤと接地電圧との交と”ＶＬＣ！
ｌの交番電圧が印加される。例えば第４図の如（ＲＡＭ
０ＵＴ １のｄ力波形が出力されたとすると駆動端子Ｂ
＠ｇ １に出力される電圧はＳ・ｇｌで示される波形と
なり、また表示装置のＹ軸電極Ｙ１とＸ軸電極ｘ１間の
印加電圧はＹｌ−ＸＩで示される波形となり表示が為さ
れる。
駆動端子ＢＰＩ 〜Ｂｌ’８及びＳｅｇ１〜Ｓｅｇ２４
の交番電圧は切換回路αＧの出力りから出方される液晶
駆動周波数信号ｒ、ＣＤφを用いて作られ、またアドレ
スカウンタ＋５１は制御回路＋２１から印加される液晶
駆動周波数信号ＬＣＤφを計数するのでアドレス信号Ａ
ＤＩ〜＾Ｄ８と交番電圧とは同期したものとなる。一方
液晶駆動電圧ＶＬＣＤは端子ＶＬＣＤから駆動電圧発生
回路ａｌＪに印加され、この駆動電圧発生回路ａ４１で
、 ｙｃｃｅ及びＴ ＶＬＯＤが抵抗分割等に依って作
られ各駆動回路（７３（８１に印加される。
の交番電圧は切換回路αＧの出力りから出方される液晶
駆動周波数信号ｒ、ＣＤφを用いて作られ、またアドレ
スカウンタ＋５１は制御回路＋２１から印加される液晶
駆動周波数信号ＬＣＤφを計数するのでアドレス信号Ａ
ＤＩ〜＾Ｄ８と交番電圧とは同期したものとなる。一方
液晶駆動電圧ＶＬＣＤは端子ＶＬＣＤから駆動電圧発生
回路ａｌＪに印加され、この駆動電圧発生回路ａ４１で
、 ｙｃｃｅ及びＴ ＶＬＯＤが抵抗分割等に依って作
られ各駆動回路（７３（８１に印加される。
バック電極駆動端子ＢＰ１にはトランスミッションゲー
トＩが設けられてあり、このトランスミッションゲート
ｕは入出力制御端子Ｉ１０に連動して制御回路＋２１か
ら出力される信号テＧで制御され、入出力制御端子Ｉ
／ Ｏを１１”として同期化のための信号の入力状態と
した場合、即ち継続接続して同期を取る場合にはバック
電極駆動回路（８）の第１ピツト出力を遮断し、外部か
ら端子ａｐｌに重加される４８号、即ち他の駆動用集積
回路の端子ＢＰ１から出力される交番電圧を入力し同期
化回路−に印加する。同期化回路１２１には電圧発生回
路Ｉかｇ −； ＶＬＣり ） Ｖｓ ＞ｏ となる電
圧Ｖｓが印加され°Ｃ２つ、入力された交番電圧が電圧
Ｖ＃以下となりたことを検出し゛Ｃアドレスカウンタ（
５）をリセットする。即ち端子ＢＰＩに出力される交番
電圧が電圧ｖ１１以下になる場合はアドレス信号ＡＤ１
が１１″となるときであり、アドレスカウンタ（５）が
リセット状態になっているときである。従つて同期化回
路−の出力でアドレスカウンタ１５１をリセットするこ
とに依り他の駆動用集積回路との同期化が為されるので
ある。
トＩが設けられてあり、このトランスミッションゲート
ｕは入出力制御端子Ｉ１０に連動して制御回路＋２１か
ら出力される信号テＧで制御され、入出力制御端子Ｉ
／ Ｏを１１”として同期化のための信号の入力状態と
した場合、即ち継続接続して同期を取る場合にはバック
電極駆動回路（８）の第１ピツト出力を遮断し、外部か
ら端子ａｐｌに重加される４８号、即ち他の駆動用集積
回路の端子ＢＰ１から出力される交番電圧を入力し同期
化回路−に印加する。同期化回路１２１には電圧発生回
路Ｉかｇ −； ＶＬＣり ） Ｖｓ ＞ｏ となる電
圧Ｖｓが印加され°Ｃ２つ、入力された交番電圧が電圧
Ｖ＃以下となりたことを検出し゛Ｃアドレスカウンタ（
５）をリセットする。即ち端子ＢＰＩに出力される交番
電圧が電圧ｖ１１以下になる場合はアドレス信号ＡＤ１
が１１″となるときであり、アドレスカウンタ（５）が
リセット状態になっているときである。従つて同期化回
路−の出力でアドレスカウンタ１５１をリセットするこ
とに依り他の駆動用集積回路との同期化が為されるので
ある。
データ出力端子Ｄｏｕｔに接続された切換回路（１１１
は入力り、１１に印加される信号で制御され入力Ａ、Ｂ
、Ｃに印加された（８号をデータ出力端子Ｄ ｏ’ｕｔ
に出力する。入力Ａにはアドレス信号ＡＤｌが、入力Ｂ
には２４ビツトシフトレジスタ（３；の第２４ビツト出
力Ｑ！４が、入力Ｃにはデータ入力端子Ｄ１ｎが接続さ
れる。一方式力Ｅには制御端子Ｃ１が接続され、表示動
作状態、即ち信号０が′１１のときには入力Ａに印加さ
れたアドレス信号ＡＤＩをデータ出力端子Ｄｏｕｔに出
力し、信号Ｃ″Ｓが１０”のとき即ち書き込み状態に於
いては制御回路（２）から出力される信号ＤＣＩに依り
入力Ｃに印加される制御データと２４ビツトシフトレジ
スタ１３）の第２４ビツト出力Ｑｕをのり換えてデータ
出力端子Ｄｏｕｔに出力する。
は入力り、１１に印加される信号で制御され入力Ａ、Ｂ
、Ｃに印加された（８号をデータ出力端子Ｄ ｏ’ｕｔ
に出力する。入力Ａにはアドレス信号ＡＤｌが、入力Ｂ
には２４ビツトシフトレジスタ（３；の第２４ビツト出
力Ｑ！４が、入力Ｃにはデータ入力端子Ｄ１ｎが接続さ
れる。一方式力Ｅには制御端子Ｃ１が接続され、表示動
作状態、即ち信号０が′１１のときには入力Ａに印加さ
れたアドレス信号ＡＤＩをデータ出力端子Ｄｏｕｔに出
力し、信号Ｃ″Ｓが１０”のとき即ち書き込み状態に於
いては制御回路（２）から出力される信号ＤＣＩに依り
入力Ｃに印加される制御データと２４ビツトシフトレジ
スタ１３）の第２４ビツト出力Ｑｕをのり換えてデータ
出力端子Ｄｏｕｔに出力する。
上述の如（形成された駆動用集積回路を用いた駆動回路
のブロック図ｉ第２図に示す。
のブロック図ｉ第２図に示す。
第２図に於いて、■はマトリクス液晶表示装置、（２）
αηは第１図の如く構成された集積回路、１８はマイク
ロコンピュータである。表示装ｆ（１５は１輪電極が８
本（Ｘｌ 〜Ｘ８）、！軸電極が４８本（Ｙｌ〜Ｙ４８
罵毀けられている。集積回路αｅのデータ入力端子Ｄｉ
ｎはＣＰＵ１ｉｌのデータ出力ＤＡ’ｌ’Ａに接続され
、集積°回路α・のデータ出力端子Ｄｏｕｔは集積回路
αηのデータ入力端子Ｄｉｎに接続される。即ち集積回
路Ｌ１６１［１ηは継続接続されている。集積回路ｔｔ
ｅの入出力端子Ｉ１０は接地され同期化のための信号の
出力状態にあり、バック電極ｇ動端子ＢＰ１〜８Ｐ８は
各々表示装置１１！１１のＸ軸電極ｘ１〜ｘ８に接続さ
れ、セグメント電極駆動端子Ｓａｇ １〜Ｓｅｇ２４は
各々表示装置−の！軸電極Ｙ１〜Ｙ２４ に接続され、
更に発振端子ＯＳＣには液晶の駆動周波数を決定するコ
ンデンサＣが接続されている。一方集積回路ｔ１ηに於
いＣは入出力端子！１０は電源ＶＤＤ即ち１１′に接続
され同期化のための信号の入力状態＋Ｃあり、セグメン
ト電極駆動端子Ｓ＠ｇ １〜Ｓａｇ ２４は各々表示装
置−のＹＩＩＩＩ電極Ｙ２５〜２４８に接続され、バッ
ク電橋駆動端子ＢＰ１〜ＢＰ９は利用されない。しかし
バック電極駆動端子ＢＥ’１には集積回路ｉｌｌとの同
期化のために、そのバック電極駆動端子ＢＰ１が接続さ
れる。また集積回路１！１ηの液晶駆動周波数信号ムＣ
Ｄφは互９．１に接続され、更に制御端子ＣＳ及び制御
クロック入力端子ＣＬＫには各々ｃｐＵＪから制御信号
ＣＳ及び制御クロックＧＴ、Ｂが印加される。
αηは第１図の如く構成された集積回路、１８はマイク
ロコンピュータである。表示装ｆ（１５は１輪電極が８
本（Ｘｌ 〜Ｘ８）、！軸電極が４８本（Ｙｌ〜Ｙ４８
罵毀けられている。集積回路αｅのデータ入力端子Ｄｉ
ｎはＣＰＵ１ｉｌのデータ出力ＤＡ’ｌ’Ａに接続され
、集積°回路α・のデータ出力端子Ｄｏｕｔは集積回路
αηのデータ入力端子Ｄｉｎに接続される。即ち集積回
路Ｌ１６１［１ηは継続接続されている。集積回路ｔｔ
ｅの入出力端子Ｉ１０は接地され同期化のための信号の
出力状態にあり、バック電極ｇ動端子ＢＰ１〜８Ｐ８は
各々表示装置１１！１１のＸ軸電極ｘ１〜ｘ８に接続さ
れ、セグメント電極駆動端子Ｓａｇ １〜Ｓｅｇ２４は
各々表示装置−の！軸電極Ｙ１〜Ｙ２４ に接続され、
更に発振端子ＯＳＣには液晶の駆動周波数を決定するコ
ンデンサＣが接続されている。一方集積回路ｔ１ηに於
いＣは入出力端子！１０は電源ＶＤＤ即ち１１′に接続
され同期化のための信号の入力状態＋Ｃあり、セグメン
ト電極駆動端子Ｓ＠ｇ １〜Ｓａｇ ２４は各々表示装
置−のＹＩＩＩＩ電極Ｙ２５〜２４８に接続され、バッ
ク電橋駆動端子ＢＰ１〜ＢＰ９は利用されない。しかし
バック電極駆動端子ＢＥ’１には集積回路ｉｌｌとの同
期化のために、そのバック電極駆動端子ＢＰ１が接続さ
れる。また集積回路１！１ηの液晶駆動周波数信号ムＣ
Ｄφは互９．１に接続され、更に制御端子ＣＳ及び制御
クロック入力端子ＣＬＫには各々ｃｐＵＪから制御信号
ＣＳ及び制御クロックＧＴ、Ｂが印加される。
ＣＰ Ｕ Ｊｌは所定の演算処理あるいは制御処理等を
行うと共に表示制御動作を行う。この表示制御動作は表
示データの書き込み動作であり、ｇ！１３図の如く制御
信号ｎを１０”とすることに依り集積回路０６１ 顛を
データ書き込み状態にし、制御クロックＣＬＫを印加す
ることに依りデータ出力ＤＡ！Ａから出力されるデータ
を沓き込む。データは制御クロックＣＬＫと同期し゛Ｃ
タイムシリアルに出力され、最初の５ビツトは集積回路
＋ｔｅ ａηの内部回路を制御する制御データであり、
６ビツト目から表示データとなる。
行うと共に表示制御動作を行う。この表示制御動作は表
示データの書き込み動作であり、ｇ！１３図の如く制御
信号ｎを１０”とすることに依り集積回路０６１ 顛を
データ書き込み状態にし、制御クロックＣＬＫを印加す
ることに依りデータ出力ＤＡ！Ａから出力されるデータ
を沓き込む。データは制御クロックＣＬＫと同期し゛Ｃ
タイムシリアルに出力され、最初の５ビツトは集積回路
＋ｔｅ ａηの内部回路を制御する制御データであり、
６ビツト目から表示データとなる。
次に第１図及び第２図を用いて動作を説明する。
入出力端子Ｉ１０が接地された集積回路αｅに於いては
、制御回路（２）の出力信号ＣＭはＩＯ”であり、発振
回路（９）は発振端子ＯＳＣに接続されたコンデンサＣ
に依って液晶駆動周波数信号ＬＣＤφを発振し、出力φ
ｏｕｔから出力する。液晶駆動周波数信号ＬＣＤφは切
換回路（１（ｌから端子Ｉ、ＣＤφに出力されると共に
制御回路（２）及び各駆動回路（７）（８）に印加され
る。更に入出力端子Ｉ１０が接地されることに依り制御
回路（２）から出力される信号！Ｇは′１ｍでありトラ
ンスミッションゲートｉ１３は導通しＣいる。一方式出
力端子Ｉ１０が電源ＶＤＩｌｌに接続された集積回路ｄ
″７１に於いＣは制御回路（２）の出力信号ＣＨは１１
”、また出力信号ＴＯは１０”となっている。従って発
振回路（９）の発振は停止され、の換回路ｕ（Ｉは集積
回路ｔ１６１の端子ＬＣＤφから出力される液晶駆動周
波数信号ＬＣＤφを入力し出力りから制御回路＋２１及
び各駆動回路１７＋ １８１に印加し、更にトランスミ
ッションゲートＦ１３は遮断され端子ＢＰ１に集積回路
止の端子ｋｌＰ１から印加されるバック電極駆動信号が
同期化回路＠に印加される。この様に液晶駆動周波数信
号ＬＣＤφが共通に用いられると共にバンク電極駆動信
号が同期化のために共通に用いられる。
、制御回路（２）の出力信号ＣＭはＩＯ”であり、発振
回路（９）は発振端子ＯＳＣに接続されたコンデンサＣ
に依って液晶駆動周波数信号ＬＣＤφを発振し、出力φ
ｏｕｔから出力する。液晶駆動周波数信号ＬＣＤφは切
換回路（１（ｌから端子Ｉ、ＣＤφに出力されると共に
制御回路（２）及び各駆動回路（７）（８）に印加され
る。更に入出力端子Ｉ１０が接地されることに依り制御
回路（２）から出力される信号！Ｇは′１ｍでありトラ
ンスミッションゲートｉ１３は導通しＣいる。一方式出
力端子Ｉ１０が電源ＶＤＩｌｌに接続された集積回路ｄ
″７１に於いＣは制御回路（２）の出力信号ＣＨは１１
”、また出力信号ＴＯは１０”となっている。従って発
振回路（９）の発振は停止され、の換回路ｕ（Ｉは集積
回路ｔ１６１の端子ＬＣＤφから出力される液晶駆動周
波数信号ＬＣＤφを入力し出力りから制御回路＋２１及
び各駆動回路１７＋ １８１に印加し、更にトランスミ
ッションゲートＦ１３は遮断され端子ＢＰ１に集積回路
止の端子ｋｌＰ１から印加されるバック電極駆動信号が
同期化回路＠に印加される。この様に液晶駆動周波数信
号ＬＣＤφが共通に用いられると共にバンク電極駆動信
号が同期化のために共通に用いられる。
表示動作状態、即ち制御信号ＣＳが１”の場合、制御回
路＋２１は切換回路＋１（Ｉの出力りから印加される液
晶駆動周波数信号ＬＣＤφをアドレスカウンタ（５）の
入力φに印加する。アドレスカウンタ（５）の内容はア
ドレスデコーダ（６）で第４図に示される如く時系列で
順次＠１”となる８ピツトのアドレス信号＾Ｄ１〜ＡＤ
８に変換され、パック電極駆動回路（８）からは＠１”
となつたアドレス信号＾Ｄ１〜ＡＤ８に対応してパック
電極を選択する駆動信号が端子ＢＰ１〜ＢＦＢに出力さ
れる。一方アドレス信号ＡＤ１〜ａＤ８がＩｌｌ”にな
ることに依ってＲＡ旧４１のアドレスが指定され、そり
アドレスに記憶された表示データ、即ち選択されたパッ
ク電極に表示すべきデータが２４ビツトでセグメント電
極駆動回路（７１に並列出力される。セグメント電極駆
動回路１７）は印加された表示データに基いて表示の点
灯及び消灯を駆動するセグメント電極駆動回路を端子８
５ｇ１〜８・ｇ２４に出力する。
路＋２１は切換回路＋１（Ｉの出力りから印加される液
晶駆動周波数信号ＬＣＤφをアドレスカウンタ（５）の
入力φに印加する。アドレスカウンタ（５）の内容はア
ドレスデコーダ（６）で第４図に示される如く時系列で
順次＠１”となる８ピツトのアドレス信号＾Ｄ１〜ＡＤ
８に変換され、パック電極駆動回路（８）からは＠１”
となつたアドレス信号＾Ｄ１〜ＡＤ８に対応してパック
電極を選択する駆動信号が端子ＢＰ１〜ＢＦＢに出力さ
れる。一方アドレス信号ＡＤ１〜ａＤ８がＩｌｌ”にな
ることに依ってＲＡ旧４１のアドレスが指定され、そり
アドレスに記憶された表示データ、即ち選択されたパッ
ク電極に表示すべきデータが２４ビツトでセグメント電
極駆動回路（７１に並列出力される。セグメント電極駆
動回路１７）は印加された表示データに基いて表示の点
灯及び消灯を駆動するセグメント電極駆動回路を端子８
５ｇ１〜８・ｇ２４に出力する。
また表示動作状態に於いて集積回路ｔ１１！のアドレス
信号＾Ｄ１が＠１１となると、そのパック電極駆動端子
ＢＰＩには選択された信号が出力され、その信号は集積
回路ａηの端子ＢＰ１から同期化回路−に印加され、同
期化回路Ｉは選択された信号、卸ち電圧Ｖｍａ下にな−
たことを検出しアドレスカウンタ（５）をリセットする
。このリセットに依りアドレスカウンタ（５１は集積回
路１Ｉ６１のアドレスカウンタ（５）と同じ内容にｔｌ
り同期化される。
信号＾Ｄ１が＠１１となると、そのパック電極駆動端子
ＢＰＩには選択された信号が出力され、その信号は集積
回路ａηの端子ＢＰ１から同期化回路−に印加され、同
期化回路Ｉは選択された信号、卸ち電圧Ｖｍａ下にな−
たことを検出しアドレスカウンタ（５）をリセットする
。このリセットに依りアドレスカウンタ（５１は集積回
路１Ｉ６１のアドレスカウンタ（５）と同じ内容にｔｌ
り同期化される。
表示データの書き込み状態、即ち制御信号ａＳが０”と
ｔよった場合、切換回路Ｇ１１は人力Ｂ又ζよ入力Ｃに
印加される信号を出力Ｆからデータ出力端子Ｄｏｕｔに
出力するが、このとき制御回路（２）の出力信号ＤＣＩ
Ｉは＠１”となっており、切換回路曲は入力Ｃに印加さ
れる信号、即ちデータ入力端子Ｄｉｎに印加される信号
をそのままデータ出力端子Ｄｏｕｔに出力する。従って
この状態に於いては集積回路ｄ！ｔ１７）のデータ入力
端子Ｄｉｎには全（同じデータが印加されることになる
。一方第５図に示す如くデータの最初の５ビツトは制御
データであり、６ビツト目から表示データとなっており
、これらデータは制御りａツク信号ＣＬＫと同期して出
力される。制御クロック信号ＣＬＫの最初の５個のパル
スは制御回路（２）に依りて出力ＣＬＫ１を介して５ピ
ツトシフトレジスタｉｌｌに印加されるので集積回路側
力の各々に於いて、５ピッｉシフトレジスタＩｌｌは制
御データを順次シフトし保持する。制御クロック信号Ｃ
ＬＫの５個目のパルスが立ち下ると５ビツトシフトレジ
スタ＋１１に保持された制御データは制御回路１２１
ｌと取り込まれると共に制御回路（２）ノ出力ＤＣＩが
１１０ｍとｆｘＪｂｏ出力ＤｃＩカ″Ｏｍとなると切換
回路Ｉは２４ビツトシフトレジスタ（３）の出力ｑ意４
をデータ出力端子Ｄｏｕｔに出力する。
ｔよった場合、切換回路Ｇ１１は人力Ｂ又ζよ入力Ｃに
印加される信号を出力Ｆからデータ出力端子Ｄｏｕｔに
出力するが、このとき制御回路（２）の出力信号ＤＣＩ
Ｉは＠１”となっており、切換回路曲は入力Ｃに印加さ
れる信号、即ちデータ入力端子Ｄｉｎに印加される信号
をそのままデータ出力端子Ｄｏｕｔに出力する。従って
この状態に於いては集積回路ｄ！ｔ１７）のデータ入力
端子Ｄｉｎには全（同じデータが印加されることになる
。一方第５図に示す如くデータの最初の５ビツトは制御
データであり、６ビツト目から表示データとなっており
、これらデータは制御りａツク信号ＣＬＫと同期して出
力される。制御クロック信号ＣＬＫの最初の５個のパル
スは制御回路（２）に依りて出力ＣＬＫ１を介して５ピ
ツトシフトレジスタｉｌｌに印加されるので集積回路側
力の各々に於いて、５ピッｉシフトレジスタＩｌｌは制
御データを順次シフトし保持する。制御クロック信号Ｃ
ＬＫの５個目のパルスが立ち下ると５ビツトシフトレジ
スタ＋１１に保持された制御データは制御回路１２１
ｌと取り込まれると共に制御回路（２）ノ出力ＤＣＩが
１１０ｍとｆｘＪｂｏ出力ＤｃＩカ″Ｏｍとなると切換
回路Ｉは２４ビツトシフトレジスタ（３）の出力ｑ意４
をデータ出力端子Ｄｏｕｔに出力する。
即ち集積回路（２）面の２４ビツトレジスタ３３）は継
続接続された状態となる。制御クロック信号ＣＬＫの６
個目からは制御回路（２）は２４ビツトシフトレジスタ
（３）に印加するので表示データは集積回路（１ｅの２
４ビツトシフトレジスタ（３）内を順次シフトし、続い
て集積回路αηの２４ビツトシフトレジスタ（３１内を
シフトする。一方制御回路＋２１は印加された制御デー
タのうちＲＡ Ｍ ＋４１のアドレスを指定する５ビツ
トをアドレスカウンタ（５）にプリセットし、あるいは
［接アドレスデコーダ（６）に３ビツトを印加しＲＡ
Ｍ ！４）のアドレスを指定してお（。制御クロック信
号ＣＬＫが出力ＣＴ、に２から所定数（これは集積回路
の使用数に依って予め定められ、 ｃｐｕ浦に設定され
る）出力されると制卸イｇ号ＣＳが１１”となる。制■
信号ＣＳの立ちＥりに依り２４ビツトシフトレジスタ（
３１にシフトされ保持された表示データは制御回路（２
）から出力される督き込み信号Ｒ／Ｗに依って指定され
たＲ Ａ Ｍ ＋４１のアドレスに記憶される。これら
の動作をアドレス１からアドレス８まで繰り返すことに
依り表示データがＲＡ Ｍ ＋４１円に記憶される。
続接続された状態となる。制御クロック信号ＣＬＫの６
個目からは制御回路（２）は２４ビツトシフトレジスタ
（３）に印加するので表示データは集積回路（１ｅの２
４ビツトシフトレジスタ（３）内を順次シフトし、続い
て集積回路αηの２４ビツトシフトレジスタ（３１内を
シフトする。一方制御回路＋２１は印加された制御デー
タのうちＲＡ Ｍ ＋４１のアドレスを指定する５ビツ
トをアドレスカウンタ（５）にプリセットし、あるいは
［接アドレスデコーダ（６）に３ビツトを印加しＲＡ
Ｍ ！４）のアドレスを指定してお（。制御クロック信
号ＣＬＫが出力ＣＴ、に２から所定数（これは集積回路
の使用数に依って予め定められ、 ｃｐｕ浦に設定され
る）出力されると制卸イｇ号ＣＳが１１”となる。制■
信号ＣＳの立ちＥりに依り２４ビツトシフトレジスタ（
３１にシフトされ保持された表示データは制御回路（２
）から出力される督き込み信号Ｒ／Ｗに依って指定され
たＲ Ａ Ｍ ＋４１のアドレスに記憶される。これら
の動作をアドレス１からアドレス８まで繰り返すことに
依り表示データがＲＡ Ｍ ＋４１円に記憶される。
第２図に於いＣは表示装置［１９のＹ軸電極が４８本で
あるが、Ｙ軸電極が４８本以上ある場合にも、そのＹ軸
電極を満足するだけの集積回路をデータ出力端子υｏｕ
ｔに継続接続することに依って構成できる。また第１図
のブロック図に於いて、発振回路’＋９１ 、切換回路
Ｕα及び駆動電圧発生回路Ｉが設けられているが、外部
で液晶駆動周波数信号ＬＣＤ１ φ及び駆動電圧ＶＬＣＤ、ＴＶ’ＬＣＤ、ＴＶＬＣＤ
ヲ作成して印加する様にすれば発振回路＋９１、ｌ；Ｉ
Ｊ換回路ａ〔及び駆動電圧発生回路ｔｔａは設ける必要
がない。
あるが、Ｙ軸電極が４８本以上ある場合にも、そのＹ軸
電極を満足するだけの集積回路をデータ出力端子υｏｕ
ｔに継続接続することに依って構成できる。また第１図
のブロック図に於いて、発振回路’＋９１ 、切換回路
Ｕα及び駆動電圧発生回路Ｉが設けられているが、外部
で液晶駆動周波数信号ＬＣＤ１ φ及び駆動電圧ＶＬＣＤ、ＴＶ’ＬＣＤ、ＴＶＬＣＤ
ヲ作成して印加する様にすれば発振回路＋９１、ｌ；Ｉ
Ｊ換回路ａ〔及び駆動電圧発生回路ｔｔａは設ける必要
がない。
上述の如（、制御データと表示データとがタイムシリア
ルに印加されるデータ入力端子Ｄｉｎと、制御データは
そのまま出力し表示データは２４ビツトシフトレジスタ
を介して出力する切換回路とを設け、更に同期化回路を
設けることに依り、表示装置のＹ軸電極数に対応して複
数個継続接続できるマ） ＩＪクス表示装置駆動用の集
積回路が得られるものであり、駆動回路の設計及び製作
の能率が向上するものである。
ルに印加されるデータ入力端子Ｄｉｎと、制御データは
そのまま出力し表示データは２４ビツトシフトレジスタ
を介して出力する切換回路とを設け、更に同期化回路を
設けることに依り、表示装置のＹ軸電極数に対応して複
数個継続接続できるマ） ＩＪクス表示装置駆動用の集
積回路が得られるものであり、駆動回路の設計及び製作
の能率が向上するものである。
第１図は本発明の実施例を示すブロック図、第作を示す
タイムチャート、第４図は液晶の駆動波形を示す波形図
である。 Ｉｌ＋・・・５ビツトシフトレジスタ、（２）・・・制
御回路、（３）・・・２４ビツトシフトレジスタ、（４
）・・・ＲＡＭ。 （５）・・・アドレスカウンタ、（６：・・・アドレス
デコーダ、（７茅・・・セグメント電極駆動回路、（８
）・・・パック電極駆動回路、（９）・・・発振回路、
（１１１αト・・切換回路、＠・・・回路、１Ｆ・・ｃ
ｐｕ０ 第３図 ＣＬＰＬ ａＨ ＬＣρφ と （ ＢＰＺ ”’ＬｆぜＵルＭ可す砒闇几Ｐ６
タイムチャート、第４図は液晶の駆動波形を示す波形図
である。 Ｉｌ＋・・・５ビツトシフトレジスタ、（２）・・・制
御回路、（３）・・・２４ビツトシフトレジスタ、（４
）・・・ＲＡＭ。 （５）・・・アドレスカウンタ、（６：・・・アドレス
デコーダ、（７茅・・・セグメント電極駆動回路、（８
）・・・パック電極駆動回路、（９）・・・発振回路、
（１１１αト・・切換回路、＠・・・回路、１Ｆ・・ｃ
ｐｕ０ 第３図 ＣＬＰＬ ａＨ ＬＣρφ と （ ＢＰＺ ”’ＬｆぜＵルＭ可す砒闇几Ｐ６
Claims (1)
- １、制御データ及び表示データが印加されるデータ入力
端子と、表示動作状態とデータ書き込み状態とを制御す
る制御端子と、前記制御データに依り内部回路を制御す
る制御回路と、前記表示データを順次シフトするシフト
レジスタと、該シフトレジスタに保持された表示データ
を記憶する記憶回路と、該記憶回路のアドレス信号と同
期し′Ｃ表示装置のＸ輪電極を駆動し前記記憶回路のア
ドレスに依って読み出された表示データに基いてＹ輪電
極を駆動する駆動回路と、前記表示動作状態に於い“Ｃ
外部から印加される信号で外部との同期化を可能とする
同期化回路と、前記データ書き換え状態に於いて前記デ
ータ入力端子と前記シフトレジスタの最終出力とをのり
換えてデータ出力端子に出力する切換回路とを備え、前
記データ入力端子とデータ出力端子との関係に於いて継
続接続を可能とすると共に同期化を可能としたことを特
徴とするマトリクス表示装置の駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18603281A JPS5886592A (ja) | 1981-11-18 | 1981-11-18 | マトリクス表示装置の駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18603281A JPS5886592A (ja) | 1981-11-18 | 1981-11-18 | マトリクス表示装置の駆動用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886592A true JPS5886592A (ja) | 1983-05-24 |
Family
ID=16181196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18603281A Pending JPS5886592A (ja) | 1981-11-18 | 1981-11-18 | マトリクス表示装置の駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886592A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237090A (ja) * | 1987-03-26 | 1988-10-03 | 岡谷電機産業株式会社 | 表示装置 |
| JPH07293718A (ja) * | 1994-04-24 | 1995-11-10 | Sanei Suisen Seisakusho:Kk | 付属接続管付バルブ |
| US7400556B2 (en) | 2003-01-23 | 2008-07-15 | Citizen Watch Co., Ltd. | Electronic timepiece with solar cell |
-
1981
- 1981-11-18 JP JP18603281A patent/JPS5886592A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237090A (ja) * | 1987-03-26 | 1988-10-03 | 岡谷電機産業株式会社 | 表示装置 |
| JPH07293718A (ja) * | 1994-04-24 | 1995-11-10 | Sanei Suisen Seisakusho:Kk | 付属接続管付バルブ |
| US7400556B2 (en) | 2003-01-23 | 2008-07-15 | Citizen Watch Co., Ltd. | Electronic timepiece with solar cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| JPS6238709B2 (ja) | ||
| JPH05150749A (ja) | 液晶表示器の駆動装置および駆動方法 | |
| KR100726052B1 (ko) | 전기 광학 장치 및 그의 구동 방법, 디지털 구동 액정 표시 장치, 전자 기기 및 프로젝터 | |
| JPS63304228A (ja) | 液晶表示装置 | |
| JP3919877B2 (ja) | 表示制御回路及び画像表示装置並びにそれを備えた電子機器 | |
| US4278974A (en) | Driving system of display | |
| JP3310082B2 (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| JPS5886592A (ja) | マトリクス表示装置の駆動用集積回路 | |
| US4206459A (en) | Numeral display device | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| CN100559445C (zh) | 显示装置 | |
| JPH063431Y2 (ja) | 平面表示板駆動装置 | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| JPH11149278A (ja) | 液晶駆動装置及び信号電極駆動回路 | |
| JP2004045839A (ja) | 表示装置用駆動回路 | |
| JP2791415B2 (ja) | 液晶駆動方式 | |
| JP2932627B2 (ja) | 表示装置 | |
| JPS63172194A (ja) | マトリクス表示装置 | |
| JP3580118B2 (ja) | 液晶駆動装置 | |
| JPH07281642A (ja) | 液晶表示装置の階調駆動回路及びその液晶表示装置 | |
| JPH0444092A (ja) | 液晶表示装置 | |
| JP4010623B2 (ja) | 液晶表示装置 | |
| JPS58132791A (ja) | マトリクス表示装置 | |
| JPH0445483A (ja) | 液晶表示装置 |