JPS58132791A - マトリクス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマトリクス表示装置に係り、特に多重マトリク
ス表示装置のａｇＩデータの読出し回路に関する。

第１図ｈ１液晶表示装置の原理を示すもので、上下のガ
ラス基板ｌおよび１′に形成された透明電極２および２
′に交流電圧を印加すると、両基板間に薄く封入され次
表示体である液晶層３が励起して、光の透過状態が変化
して表示するものである。液晶マトリクス表示装置では
、この透明電極２および２′をマトリクス状に形成し、
この交点の液晶に印加する実効電圧の大小によって表示
するものである。この実効電圧と光の透過量の関係は、
第２図の様になっており、通常Ｖに−とＶｍの電圧の差
で表示する。

第３図に、２行、３列の画素を表示するマトリクス表示
装置を示す。

第３図によって、斜線に示す部分の画素を表示する場合
について、具体的な回路動作を説明する。

ここで横長の走査電極を行電極ｘ、、Ｘ、、縦長の信号
電極を列電極Ｙ＊　−Ｙｖ＝　、Ｙｉと呼ぶ。

４Ｆｉメモリ駆動回路、５＃ｉＲＡＭよシなるリフレッ
シュメモ！ｊ、ｇＦｉ行駆動回路であり、列駆動回路１
００は、１行分のデータを記憶する直列−並列信号変換
形のラインメモリ６及びマルチプレクサ７より構成され
る。

ｌ１ｌｉｉ像データＤ８　を入力として、リフレッシュ
メモリ５にはメモリ駆動回路４によって、表示ノ（ネル
９の行電極と列電極の交叉部に形成される画素（１，１
）、（１，２）、・・・（２，２）、（２゜３）に対応
する１フレ一ム期間中の画像データＤＩ＊ＤＩｅ・・・
・・・Ｄ、が記憶される。走査の第１行目のときには、
画像データＤＩ　ｓ　ＤＩ　ｓ　ＤＩがラインメモリ６
に入力され、マルチプレクサ７によって得られる第４図
に示す様な波形の表示信号Ｖ！を印加する。行駆動回路
８で発生する信号ψＶ！は、画像データＤζに基づいて
第４図に示す様に選択される行電極に印加する信号はｖ
ｘ＠、選択されない列電極に印加する信号はＶｘｗ＊　
である。

行電極が選択されるときの画素に印加される電圧Ｖｘ−
Ｖｖの大きさ、即ち画素の明るさは、表示信号ＶｖのＴ
ム／　Ｔ　ｍの比によって決定する。例えば、Ｔムｘｘ
　Ｔ　ｌの場合、最大となり、Ｔｉ＝０の場合最小とな
る。従って、Ｔム／　Ｔ　ｍの比を制御することによっ
てマトリクス表示装置の中間調表示が可能となる。

例えば、画素の明るさが２状態だけで第３図の斜線部の
画素（１，１）、　（１，２）、　（２，２）の明るさ
が最大であシ、白部の画素（ｔｅ　ａ）、　（２，１）
。

（２，３）の明るさが最小と仮定し九場合の、Ｘｌ。

Ｘ、、ＹＩＫ印加されル［圧ＶＸ１　、　Ｖｘ＊　、　
Ｖｙｌ　を第５図（ａ）、　（ｂ）、　（Ｃ）に示す。

ここで、Ｔはフレーム周期である。従って、斜線部の画
素（１，１）には第５図（ｄ）の電圧が印加され、白部
の画素（２゜１）にＦｉ第５図（ｅ）の電圧が印加され
、斜線部電圧Ｖｍ＞白部電圧Ｖ’ｓとなシ、所定の表示
が得られる。このときの液晶印加電圧の実効電圧値は、
第５図から明らかなように、行電極のフレーム周期Ｔの
関数で表わされる。

ところで、マトリクス表示装置の解析度、明るさ、コン
トラストを向上させるための一手段として、餉６図に示
すように、表示画面を中央から２分割し、２行の画素を
同時に選択する方法が用いられる。

第６図に於いて、第３図と同一符号は同一物ま図から判
るように、パネル２０の中央でＩ行Ｊり覧と（（Ｉ／２
）＋１１行目、２行目と（（１／２）＋２１行目、・・
・・・・Ｉ／２行目と工行目の画素に対応する行電極を
一定の期間に同時に選択する。ここで、−２、Ｊ）に対
応する画像データＤ’（Ｄ（１，１）、・・−・・・・
・Ｄ　（Ｉ／２．　Ｊ　）　）を記憶するリフレッシュ
メモリ、１２ｂは画素（Ｉ／２−Ｈ，１）、・・・・・
・（Ｉ、Ｊ）に対応する＋Ｉｉｊ偉データＤｂ（Ｄ（Ｉ
／２＋１．１）、・・・・・・Ｄ（Ｉ、　Ｊ）　）を記
憶するリフレッシュメモリでめる。１０は画像データＤ
ｓ　を１顯次リフレッシュメモリ１２！。

１２ｂに書込むアドレスを発生し、画像データＤＨを書
込む書込み回路、１１は画像データＤａ。

Ｄ−を順次りフレッシュメモリ１２鳳、１２ｂから読み
出すアドレスを発生し、画像データＤａ。

Ｄｂを読み出す読み出し回路である。

しかし、この方法でに、リフレッシュメモリ数が２チツ
プ必要で、周辺回路の小形化が図れないという欠点があ
る。

ま念、リフレッシュメモリに画像データを書込むときに
、表示画面の分割位胃を判断して書込まなければならな
い。従って、マトリクス表示装置に＋１ｌＩｉｉ象デー
タＤｔを人力する外部回路（コンピュータ等）にその判
断機能を持たせＡければならず、マトリクス表示装置の
汎用性が小さくなるという欠点がある。

さらに、画面を平行移動させる等のスクロール表示機能
を付加するような場合には、第７図のリフレッシュメモ
リ１２ａ、１２ｂの画像データ配列図に示すように、一
方のリフレッシュメモリ１２ｍにも他の分割画面と同じ
画像データ（■／２＋υ。

（Ｉ／２＋２）、・・・・・・を格納しておかなければ
ならないので、リフレッシュメモリの画像データ格納ス
ペースが無駄になるという欠点が生ずる。

本発明の目的は、上記欠点を除去し、複数行のｄｉｉ索
を同時に選択するマトリクス表示装置に於いて、リフレ
ッシュメモリ数を１チツプ化することにより、周辺回路
が小形化でき、さらにスクロール表示機能等りフレッシ
ュメモリのｌ１ｉｉ像データの管理をｍ＊化でき、かつ
汎用性の大きいマトリクス表示装置を提供するにある。

上記目的を達成する本発明の特徴とするところは、リフ
レッシュメモリの数を一個にして、読み出し回路によっ
て、０行（２≦ｎ≦■／２）の画素に対応する画像デー
タを一定期間にリフレッシュメモリから読み出すことに
ある。

本発明の好ましい実施態様を述べると、読み出し回路は
、０個のアドレス発生回路と、これらの出力のうちの一
つを順次選択するアドレス切替回路とからなることであ
る。

以下、第８図、第９図および第１０図を用いて、本発明
の第１実施例の構成および動作について詳細に説明する
。

表示装置の構成を第４図に示ｔ０ ＪｌｌＮｉ１図において、１１は読み出し回路で、内部
にアドレス初期値設定回路２１膳および２１ｂ１アドレ
ス発生回路２２１および２２ｂ１タイミングクａツク発
生回路１１２、アドレス切替回路１１１を有している。

また、１２はリフレッシュメモリで、第９図（ａ）に示
す様に画像データＤｘを１０１ｉ面分以上格納できるメ
モリである。ｌｌｔリフレッシュメモリ１２に画像デー
タＤＩを書込む書込み回路である。また、２０が２分割
表示ノ（ネルで、その周辺に第６図の従来例同様、１０
０ｍおよび１００ｂが列駆動回路、８が行駆動回路であ
る。

アドレス発生回路２２Ｍ、２２ｂの具体的な回路構成例
を示すと第９図（ｂ）のようになる。この回路は、通常
用いているｌチップ構成の４ビツト、１６進カウンタ回
路２２１およびゲート回路２２２によって構成され、第
９図（Ｃ）のような回路動作を行なう。

次にこの構成の表示装置の動作を第１０図のタイミング
チャートを用いて説明する。ここでは、説明の煩雑さを
避けるため、１アドレス１ビツト出力のメモリを用い友
ものとして説明する。また、第１０図は、１ライン周期
について示したものである。

同図（１）１″ｉ、　２個のアドレス発生回路２２１お
よび２２ｂに印加するクロックで、このクロックにより
アドレス発生回路２２ａおよび２２ｂから（ｂ）および
（Ｃ）で示したアドレス出力が発生する。ここでは、こ
れらのアドレス出力をそれぞれ町、１□に印加し、アド
レス切替パルス（ｄ）により、（ｅ）に示す信号に変換
される。この信号は、アドレス周期ＴＡを２分して、前
半で”１＊”ｌｅ・・・・・・、後半で力される。した
がって、これとほぼ同じタイミングでリフレッシュメモ
リ１２からｌ１ｉＪ儂デ一タ信号（ｇ）′１？よび（ｈ
）は、ダ０駆動回路１００ｍ、１００ｂ　ｆ）データ転
送りロックである。これらのクロックは、図示のタイき
ングでそれぞれ印加されるので、−）によシ、りｔａｇ
動回路ＩＱＯａＫはｍ像データＤ、ｔＤ（１，１）、　
Ｄ（１，２）、・・・・・・）が転送され、Φ）によシ
内のラインメモリ５ｍ、　６ｂにデータが転送される状
態を示したのが（りおよび０）である。

各列駆動回路１００ａ、１００ｂ　に転送された画像デ
ータＤ−，Ｄｉは、画素の１行分のｌｉ！ｉｉ儂データ
が転送終了すると、（ｋ）のクロックによりラッチさゞ
れ、第４図、第５図に示した様な表示に適した表示信号
Ｖｒに変換されて、次の１ライン周期の間出力する。こ
れと同時に行駆動回路８の出力信号電極を選択するよう
な選択信号Ｖｘとなる。

目と１行目が終了すると、再び画素の１行目と第８図に
示した回路構成で、第１０図のような動作を行なわせる
ことによってリフレッシュメモリ１２を１チツプにする
ことができる。

また第９図から判るように、リフレッシュメモＩＪ　１
２内に記憶されたＩＩ（＃データは、表示画面に対応し
て順序よく格納され、従来例のように、リフレッシュメ
モリを２チツプに分割しかつ、表示画面の上下に分割し
て書込む必要がない、従って、リフレッシュメモリ１２
へのＩｍ画像データ書込みが複雑にならない。

また、−面のスクロール動作時に於いても、アドレスの
初期設定値をシフトするだけで、容易にスクロール動作
を行なうことが可能となる。

さらに、表示パネル２０が２分割表示）くネルであシ、
同時に選択する行の画素に対応する行電極が順次、−行
ずつずれるだけであるので、リフレッシュメモリ１２の
読み出しアドレスを−りずつ増やせば良いので、アドレ
ス発生回路２２ａ。

２２ｂの回路構成が簡単になる。

ｔた、リフレッシュメモリ１２への書込みは、単に、少
なくとも一画面分の画像データを書き込めば良く、マト
リクス表示装置に画像データＤＩ倉入力する外部回路に
、従来例の様な判断機能を持たせる必要がなく、マトリ
クス表示装置の汎用性が大きくなる。

第１１図は本発明を反転２分割マトリクス表示装置に適
用した第２の実施例であり、第１２図は第１１図のタイ
２ングチヤートであり、第９図。

第１Ｏ図と同一記号は同−物及び相当物を示す。

本実施例では、表示パネル２０１は反転２分割表示パネ
ルであシ、表示パネル２０１と行駆動回路８との配線が
第１の実施例とは異なシ、１行目と■行目、２行目と（
Ｉ−１）行目、・・・・・・Ｉ／２行目と（（Ｉ／２）
−Ｈ）行目の画素に対応する行電極を同時に選択する。

従って、第１２図に示す様に、アドレス出力（Ｃ）が、
画素は、　１）、　（Ｉ、　２）・・・・・・（Ｉ、　
Ｊ）、　（Ｉ−１，１）、　（Ｉ−１，２）、・・・・
・・（Ｉ−１゜のになる。

第１３図は本発明を４分割マトリクス表示装置に適用し
几第３の実施例であり、表示パネル２０２は４分割表示
パネルであり、これに対応して、アトレジ発生回路２２
ａ〜２２ｄも４個となる。基本的な動作は、第１．第２
の実施例と同様であるので、省略する。

第１４図は本発明を２重マトリクス表示装置に適用し九
第４の実施例である０表示パネル２０３は、１行目と２
行目、・・・・・・（Ｉ−１）行目と１行目の画素に対
応する行電極を同時に選択する２重表示パネルである。

これに対応して、アドレス初期値設定回路２１１．２１
ｂによるアドレス初期値をそれぞれ、１３．ｈとして、
アドレス発生回路２２Ｍ、２２ｂによって、続み出しア
ドレスを２つずつ増加させる。その他の動作は第１の実
施例と同じである。

第１５図は本発明を反転２重パネル２０４に適用した第
５の実施例である。

本発明の第１．第２．＠４．第５の実施例では、同時に
選択する画素の行数は２行であり、第３の実施例でＦ１
４行であるが、これに限定することはなく、一般的な、
ｎ分割！トリクス表示装置、反転ｎ分割マトリクス表示
装置、０重マトリクス表示装置、反転０重マトリクス表
示装置（ｆｌ≧２）等に本発明が通用できる。また、表
示パネルを複数ノー重ね合わせた多層構造のマトリクス
表示装置にも本発明は適用できる。

本発明の第１〜第５の実施例でに、説明の便宜上、１ア
ドレス１ビツト出力のメモリを用いて説明したが、複数
ビット出力、例えば８ビット出力６ のメモリを用いた場合でも、第を図に示したような方法
により、上述の実施例と全く同じ効果を得ることができ
る。第１６図は本発明の第６の実施例であり、リフレッ
シュメモリー２と、列駆動回路１００１．１００ｂ　の
間に並列直列変換回路３０を介在せしめた回路構成を示
しており、また、第１７図は、それに必要なりロックの
タイミングを示したものである。第１６図のその他の回
路等は第８図に示す第１の実施例と同一である。第１７
図におけるｃ／）ｔ−ｉ、並列直列変換回路３０のシフ
トクロックとして、（・ｇ′）および（ｈ′）は、列駆
動回路１００１および１００ｂのデータ転送りロックと
して用いる。したがって（ｇ′）により、夕１ｊ駆動回
路１００ａには、上−面のＩｉ１偉データが転送され、
（ｈ′）により、列駆動回路ｔｏｏｂには下画面の１偉
データが転送される。なお、　（ｆ）ｆｌ、　　リフレ
ッシュメモリ出力の８ビット信号である。

また、本発明は液晶に限らず他の表示体、例えば、エレ
クトロルミネッセンス、プラズマディスプレイ等の表示
体に４適用できる。

本発明によれば、リフレッシュメモリのチップ数を１個
にできるので周辺回路の小形化および低価格化が図れる
。また、表示画面に対応して、リフレッシュメモリへの
データ書込みが連続的に行なえ、また、スクロール表示
が可能となり、リフレッシュメモリ内の１偉データの管
理が簡単になり、かつ汎用性が大きくなる。

【図面の簡単な説明】

第１図は液晶表示装置の原理説明図、第２図は液晶の印
加電圧と光透過量の関係を示す図、第３図は従来例であ
る単純マトリクス表示装置の構成図、第４図および第５
図は液晶マ）　＋７クス表示装置の駆動波形の一例を示
す図、第６図は従来例である２分割マトリクス表示装置
の構成図、第７［Ｆｉ第６図に於けるリフレッシュメモ
リ１２１．１２ｂの一例を示す図、第８図は本発明の第
１の実施例である２分割マ）　ＩＪクス表示装置の構成
図、第９図は第８図に於けるリフレッシュメモリ１２及
びアドレス発生回路の一例を示す図、第１０図は第８図
の動作タイ２ングチヤート、第１１図は本発明の第２の
実施例である反転２分割マ）　リクス表示装置の構成図
、第１２図は第１１図の動作タイきングチャート、第１
３図は本発明の第３の実施例である４分割マトリクス表
示装置の構成図、第１４図は本発明の第４の実施例であ
る２重マ）　ＩＪクス表示装置の構成図、第１５図は本
発明の第５の実施例である反転２重マトリクス表示装置
の構成図、第１６図は本発明の第６の実施例である２分
割マトリクス表示装置の構成図、第１７図は第１６図の
動作タイミングチャートである。 ｌＯ・・・書込み回路、１１・・・読み出し回路、１２
・・・リフレッシュメモリ、２０・・・表示パネル、２
２・・・アドレス発生回路、８・・・行駆動回路、１０
０・・・ダ１ｊ駆動回路。 ｌＩ！１ｌ１２１　　　　　　　　　　　　χ２　図χ
３　図 策　５Ｉ２１ 第　７　図 ７、ｉ！ＩＬ　　　　　　　　　　　／２６茗δ　図 第２　ｍ （（ｌ〕 第　γ　図　（Ｃ） 茗／／　　Ｕ 第１．３図 茗／４　５ｄ 直 ’ｏ３ 第１ｆ　目 ′＾ 第１　口 ’ｊＫ　　／１　　図

Claims (1)

1. 【特許請求の範囲】 １、行電極とダリ電極との間に表示体を設け、行電極と
   列電極との交差部に画素が形成され、全体として上記画
   素が１行、１列のマトリクス状をなす表示パネル、１行
   （ムｎ≦Ｊ／２）−の上記画素に対応する上記行電極を
   一定期間に同時に選択する選択信号を上記行電極に印加
   する行駆動回路、少なくとも１画面分の画像データを記
   憶する１個のリフレッシュメモリ、該リフレッシュメモ
   リに上記画像データを書込む書込み回路、上記ｎ行の画
   素ら対応する上記１ｉＩｉ像データを上記一定期間に上
   記リフレッシュメモリから読み出す読み出し回路、上記
   読み出し回路から読み出され良画像データに基づいて上
   記夕Ｑ電極に表示信号を印加するタリ駆動回路、よりな
   ることを特徴とするマトリクス表示装置。 ２　％１’Ｆｄ求の範囲第１項に於いて、表示体は液晶
   であることを特徴とするマトリクス表示装置。 １　特許請求の範囲第１項または第２項に於いて、上記
   読み出し回路は、１個のアドレス発生回路と、上記一定
   期間に上記ｎ個のアドレス発生回路のうち一つを順次選
   択するアドレス切替回路とからなることを特徴とするマ
   トリクス表示装置。 ４．４Ｉ許請求の範四第１項、第２項、または第３項に
   於いて、上記行駆動回路は、上記工性Ｊ列の画素を、１
   行目からｒ／ｎ行目まで、ｆ（１／ｆｌ　）＋１）行目
   から２Ｉ／ｎ行目まで、・・・・・・、（（（ｆｉ−１
   ）　Ｉ／ｆｉ　）＋１　）行目から■行目までからなる
   ｎ個のグループに分割し、各グループの任意の一行の画
   素に対応する上記行電極を一定の期間に同時に選択する
   ことを特徴とするマトリクス表示装置。