JPS5880948A - 回線制御処理装置 - Google Patents
回線制御処理装置Info
- Publication number
- JPS5880948A JPS5880948A JP56178414A JP17841481A JPS5880948A JP S5880948 A JPS5880948 A JP S5880948A JP 56178414 A JP56178414 A JP 56178414A JP 17841481 A JP17841481 A JP 17841481A JP S5880948 A JPS5880948 A JP S5880948A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- circuits
- transmission
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、受信側回線を経て送られてくるデータを受信
し、該データに所定の回線制御処理を施し、該所定の回
線制御処理を施した上記データを送信側回線に送信する
回線制御処理装置に関するものである。
し、該データに所定の回線制御処理を施し、該所定の回
線制御処理を施した上記データを送信側回線に送信する
回線制御処理装置に関するものである。
従来、この種の回線制御処理装置は、受信側回線のデー
タを受信するデータ受信回路と、該データ受信回路で受
信したデータのエラーチェックを行うデータ受信制御回
路と、該データ受信回路によシ受信したデータに対する
応答データを蓄積（ストア）する送信データバッファ回
路と、該送信データバッファ回路の出力データを送信側
回線に送信するデータ送信回路と、該データ送信回路に
よる送信動作を制御するデータ送信制御回路と。
タを受信するデータ受信回路と、該データ受信回路で受
信したデータのエラーチェックを行うデータ受信制御回
路と、該データ受信回路によシ受信したデータに対する
応答データを蓄積（ストア）する送信データバッファ回
路と、該送信データバッファ回路の出力データを送信側
回線に送信するデータ送信回路と、該データ送信回路に
よる送信動作を制御するデータ送信制御回路と。
前記データ受信制御回路及び前記データ送信制御回路を
制御する演算制御回路とにより、構成さｔていた。従っ
て、この回線制御処理装置を用いると、受信側回線上に
障害が発生した場合、該受信側回線を介して同一データ
を再送させる処理が必要であり、データ伝送の能率が悪
いという欠点がある。さらに、上述の回線制御処理装置
を用いると、受信側回線上の障害が固定障害の場合、該
受信側回線を介してのデータ伝送が不可能−となるとい
う欠点がある。
制御する演算制御回路とにより、構成さｔていた。従っ
て、この回線制御処理装置を用いると、受信側回線上に
障害が発生した場合、該受信側回線を介して同一データ
を再送させる処理が必要であり、データ伝送の能率が悪
いという欠点がある。さらに、上述の回線制御処理装置
を用いると、受信側回線上の障害が固定障害の場合、該
受信側回線を介してのデータ伝送が不可能−となるとい
う欠点がある。
本発明の目的は、受信側回線を介して同一データを再送
させる処理を必要とする機会及び受信側回線を介しての
データ伝送が不可能となる機会を。
させる処理を必要とする機会及び受信側回線を介しての
データ伝送が不可能となる機会を。
減少させることができる回線制御処理装置を提供するこ
とにある。
とにある。
以下１本発明の実施例について図面を参照して説明する
。
。
第１図に示した本発明の第１の実施例による回線制御処
理装置は、互に並行に設置された同一データを搬送する
ための第１及び第２の受信側回線５０及び７０を経て、
送られてくるデータを受ける回線制御処理装置である。
理装置は、互に並行に設置された同一データを搬送する
ための第１及び第２の受信側回線５０及び７０を経て、
送られてくるデータを受ける回線制御処理装置である。
そして、第１の受信側回線５０のエラーチェックコード
付きデータを受信する第１のデータ受信回路１０と、第
１のデータ受信回路１０で受信したエラーチェックコー
ド付きデータ６４のエラーチェックを行う第１のデータ
受信制御回路１１とを含む。さらに、第２の受信側回線
７０のエラーチェ・ツクコード付きデータを受信する第
２のデータ受信回路２０と、該第２のデータ受信回路２
０で受信したエラーチェックコード付きデータ８４のエ
ラーチェックを行う第２のデータ受信制御回路２１とを
含む。さらに、第１及び第２のデータ受信制御回路１１
及び２１のエラーチェック結果５３及び７３を基に第１
及び第２のデータ受信回路１０及び２０で受信したデー
タ（エラーチェックコードは除かれている）５２及び７
２の有効性を判定し１両データが有効なら所定の一方の
データに対する応答データ９０を出力し、一方のデータ
が有効ならその有効なデータに対する応答データ９０を
出力する演算制御回路３０を含む。さらに、演算制御回
路３０の出力した応答データ９０を第１の送信側回線６
２に送信する第１のデータ送信回路１５と、演算制御回
路３０の指示５８を基に、第１のデータ送信回路１５に
よる送信動作の制御６７を行う第１のデータ送信制御回
路１６とを含む。さらに、演算制御回路３０の出力した
応答データ９０を第２の送信側回線８２に送信する第２
のデータ送信回路２５と、演算制御回路３０の指示７８
を基に、第２のデータ送信回路２５による送信動作の制
御８７を行う第２のデータ送信制御回路２６とを含む。
付きデータを受信する第１のデータ受信回路１０と、第
１のデータ受信回路１０で受信したエラーチェックコー
ド付きデータ６４のエラーチェックを行う第１のデータ
受信制御回路１１とを含む。さらに、第２の受信側回線
７０のエラーチェ・ツクコード付きデータを受信する第
２のデータ受信回路２０と、該第２のデータ受信回路２
０で受信したエラーチェックコード付きデータ８４のエ
ラーチェックを行う第２のデータ受信制御回路２１とを
含む。さらに、第１及び第２のデータ受信制御回路１１
及び２１のエラーチェック結果５３及び７３を基に第１
及び第２のデータ受信回路１０及び２０で受信したデー
タ（エラーチェックコードは除かれている）５２及び７
２の有効性を判定し１両データが有効なら所定の一方の
データに対する応答データ９０を出力し、一方のデータ
が有効ならその有効なデータに対する応答データ９０を
出力する演算制御回路３０を含む。さらに、演算制御回
路３０の出力した応答データ９０を第１の送信側回線６
２に送信する第１のデータ送信回路１５と、演算制御回
路３０の指示５８を基に、第１のデータ送信回路１５に
よる送信動作の制御６７を行う第１のデータ送信制御回
路１６とを含む。さらに、演算制御回路３０の出力した
応答データ９０を第２の送信側回線８２に送信する第２
のデータ送信回路２５と、演算制御回路３０の指示７８
を基に、第２のデータ送信回路２５による送信動作の制
御８７を行う第２のデータ送信制御回路２６とを含む。
そして、前記演算制御回路３０は、第１及び第２の送信
側回線６２及び８２に同一の応答データ９０が送信され
るように、第１及び第２−のデータ送信制御回路１６及
び２６に指示５８及び７８を与える。第１及び第２の送
信側回線６２及び８２への送信データにも、第１及び第
２のデータ送信制御回路１６及び２６にて計算された送
信データに対するエラーチェックコードを第１及び第２
のデータ送信回路１５及び２５にて付加する。
側回線６２及び８２に同一の応答データ９０が送信され
るように、第１及び第２−のデータ送信制御回路１６及
び２６に指示５８及び７８を与える。第１及び第２の送
信側回線６２及び８２への送信データにも、第１及び第
２のデータ送信制御回路１６及び２６にて計算された送
信データに対するエラーチェックコードを第１及び第２
のデータ送信回路１５及び２５にて付加する。
本実施例によれば、第１及び第２の受信側回線５０及び
７０のうち一方の受信側回線上に障害が発生した場合に
は、もう一方の受信側回線上のデータを利用することが
できる。
７０のうち一方の受信側回線上に障害が発生した場合に
は、もう一方の受信側回線上のデータを利用することが
できる。
なお、第１及び第２のデータ受信制御回路１１及び２１
は、第１及び第２のデータ受信回路１０及び２０に同期
制御信号６５及び８５を与える。
は、第１及び第２のデータ受信回路１０及び２０に同期
制御信号６５及び８５を与える。
また、演算制御回路３０は、第１及び第２のデータ受信
制御回路１１及び２１に制御信号５４及び７４を与えて
、エラーチェック結果５３及び７３を出力させる。また
、第１及び第２のデータ送信制御回路１６及び２５は、
演算制御回路３０からの制御信号５８及び′７８を基に
、第１及び第２のデータ送信回路１５及び２５に送信制
御信号６７及び８７を出力する機能のみならず、第１及
び第２のデータ送信回路１５及び２５から送信すべきデ
ータ６６及び８６のエラーチェック結果５７及び７７を
演算制御回路３０に報告する機能をも有する。
制御回路１１及び２１に制御信号５４及び７４を与えて
、エラーチェック結果５３及び７３を出力させる。また
、第１及び第２のデータ送信制御回路１６及び２５は、
演算制御回路３０からの制御信号５８及び′７８を基に
、第１及び第２のデータ送信回路１５及び２５に送信制
御信号６７及び８７を出力する機能のみならず、第１及
び第２のデータ送信回路１５及び２５から送信すべきデ
ータ６６及び８６のエラーチェック結果５７及び７７を
演算制御回路３０に報告する機能をも有する。
第２図に示した本発明の第２の実施例による回線制御処
理装置においては、第１及び第２のデータ受信回路１０
及び２０で受信したデータ５２及び７２を蓄積（ストア
）する第１及び第２の受信データバッファ回路１２及び
２２と、演算制御回路３０の出力する応答データ９０を
蓄積（ストア）する送信データバッファ回路３１とが、
演算制御回路３０とは別に設けられている。逆に、第１
図の演算制御回路３０は、第２図の受信データ・Ｊ７フ
ア回路１２及び２２と送信データバッファ回路３１との
機能をも果すもので３例えばＣＰＵによって構成される
。
理装置においては、第１及び第２のデータ受信回路１０
及び２０で受信したデータ５２及び７２を蓄積（ストア
）する第１及び第２の受信データバッファ回路１２及び
２２と、演算制御回路３０の出力する応答データ９０を
蓄積（ストア）する送信データバッファ回路３１とが、
演算制御回路３０とは別に設けられている。逆に、第１
図の演算制御回路３０は、第２図の受信データ・Ｊ７フ
ア回路１２及び２２と送信データバッファ回路３１との
機能をも果すもので３例えばＣＰＵによって構成される
。
次に、第２図の実施例の動作を具体的に説明する。送信
側の回線制御処理装置（図示せず）は。
側の回線制御処理装置（図示せず）は。
データの最後にエラーチェックコードを付加して。
第１及び第２の回線５０及び７０に送信する。第２図の
回線制御処理装置は、第１及び第２の回線５０及び７０
を経て送られてきたエラーチェックコード付きデータを
第１及び第２のデータ受信回路１０及び２０で受信する
と、エラーチェックコードを除いたデータを運次第１及
び第゛２のデータバッファ回路１２及び２２にストアす
ると同時に。
回線制御処理装置は、第１及び第２の回線５０及び７０
を経て送られてきたエラーチェックコード付きデータを
第１及び第２のデータ受信回路１０及び２０で受信する
と、エラーチェックコードを除いたデータを運次第１及
び第゛２のデータバッファ回路１２及び２２にストアす
ると同時に。
エラーチェック付きデータを第１及び第２のデータ受信
制御回路１１及び２１に送り、第１及び第２のデータ受
信制御回路１１及び２１でエラーチェックコードによる
エラーチェックを行う。該エラーチェック結果５３及び
７３に従って、演算制御回路３０は、エラーの発生しな
かった第１または第２の受信データバッファ回路１２ま
たは２２の選択を行う。そして、演算制御回路３０は２
選択した受信データパン７７回路の内容に対する応答デ
ータ９０を、送信データバッファ回路３１にストアする
。続いて、第１及び第２のデータ送信回路１５及び２５
は、送信データバッファ回路３１の内容を、第１及び第
２のデータ送信制御回路１６及び２６からの制御信号６
７及び８７に従って。
制御回路１１及び２１に送り、第１及び第２のデータ受
信制御回路１１及び２１でエラーチェックコードによる
エラーチェックを行う。該エラーチェック結果５３及び
７３に従って、演算制御回路３０は、エラーの発生しな
かった第１または第２の受信データバッファ回路１２ま
たは２２の選択を行う。そして、演算制御回路３０は２
選択した受信データパン７７回路の内容に対する応答デ
ータ９０を、送信データバッファ回路３１にストアする
。続いて、第１及び第２のデータ送信回路１５及び２５
は、送信データバッファ回路３１の内容を、第１及び第
２のデータ送信制御回路１６及び２６からの制御信号６
７及び８７に従って。
第１及び第２の回線６２及び８２に送信する。［１１線
５０及び７０のうち一方の一回線上に障害が発生した場
合には、演算制御回路３０がエラーの発生しなかった第
１または第２の受信データバッフ−ｆ回路１２または２
２を選択するため、再送処理を必要としない。なお８回
線５０及び７０の両方の回線上に障害がない場合には、
演算制御回路３０は常に第１の受信データバッファ回路
１２の内容を選択する。回線５０及び７０の両方の回線
上に障害が発生した場合のみ再送処理を行えばよい。
５０及び７０のうち一方の一回線上に障害が発生した場
合には、演算制御回路３０がエラーの発生しなかった第
１または第２の受信データバッフ−ｆ回路１２または２
２を選択するため、再送処理を必要としない。なお８回
線５０及び７０の両方の回線上に障害がない場合には、
演算制御回路３０は常に第１の受信データバッファ回路
１２の内容を選択する。回線５０及び７０の両方の回線
上に障害が発生した場合のみ再送処理を行えばよい。
また、第１及び第２の回線６２及び８２への送信データ
にも、第１及び第２のデータ送信制御回路１６及び２６
にて計算された送信データに対するエラーチェックコー
ドを、第１及び第２のデータ送信回路１５及び２５にて
付加する。
にも、第１及び第２のデータ送信制御回路１６及び２６
にて計算された送信データに対するエラーチェックコー
ドを、第１及び第２のデータ送信回路１５及び２５にて
付加する。
第１図の演算制御回路３０が第２図の受信データバッフ
ァ回路１２及び２２と送信データバッファ回路３１との
機能をも果すことを除けば、第１図の実施例の動作は上
述した第２図の実施例の動作と同じである。
ァ回路１２及び２２と送信データバッファ回路３１との
機能をも果すことを除けば、第１図の実施例の動作は上
述した第２図の実施例の動作と同じである。
以上説明したように本発明によれば、一方の受信側回線
上に障害が発生しても、もう一方の受信側回線上のデー
タを利用できるので、受信側回線を介して同一データを
再送させる処理を必要とする機会及び受信側回線を介し
てのデータ伝送が不可能となる機会を、減少させること
ができるという効果がある。
上に障害が発生しても、もう一方の受信側回線上のデー
タを利用できるので、受信側回線を介して同一データを
再送させる処理を必要とする機会及び受信側回線を介し
てのデータ伝送が不可能となる機会を、減少させること
ができるという効果がある。
第１図は本発明の第１の実施例による回線制御処理装置
を示したブロック図、第２図は本発明の第２の実施例に
よる回線制御処理装置を示したブロック図である。 ５０・・・第１の受信側回線、７０・・・第２の受信側
回線、１０・・・第１のデータ受信回路、１１・・・第
１のデータ受信制御回路、２０・・・第２のデータ受信
回路、２１・・・第２のデータ受信制御回路、３０・・
・演算制御回路、１５・・・第１のデータ送信回路、１
６・・・第１のデータ送信制御回路、２５・・・第２の
データ送信回路、２６・・・第２のデータ送信制御回路
。 ６２・・・第１の送信側回線、８２・・・第２の送信側
Ｒ，ＩＪ線。
を示したブロック図、第２図は本発明の第２の実施例に
よる回線制御処理装置を示したブロック図である。 ５０・・・第１の受信側回線、７０・・・第２の受信側
回線、１０・・・第１のデータ受信回路、１１・・・第
１のデータ受信制御回路、２０・・・第２のデータ受信
回路、２１・・・第２のデータ受信制御回路、３０・・
・演算制御回路、１５・・・第１のデータ送信回路、１
６・・・第１のデータ送信制御回路、２５・・・第２の
データ送信回路、２６・・・第２のデータ送信制御回路
。 ６２・・・第１の送信側回線、８２・・・第２の送信側
Ｒ，ＩＪ線。
Claims (1)
- １、互に並行に設置された同一データを搬送するための
第１及び第２の受信側回線を経て、送られてくるデータ
を受ける回線制御処理装置であ２て、前記第１の受信側
回線のデータを受信する第１のデータ受信回路と、該第
１のデータ受信回路でｉ信したデータのエラーチェック
を行う第１のデータ受信制御回路と、前記第２の受信側
回線のデータを受信する第２のデータ受信回路と、該第
２のデータ受信回路で受信したデータのエラーチェック
を行う第２のデータ受信制御回路と、前記第１及び第２
のデータ受信制御回路のエラーチェック結果を基に前記
第１及び第２のデータ受信回路で受信したデータの有効
性を判定し９両データが有効なら所定の一方のデータに
対する応答データを出力し、一方のデータが有効ならそ
の有効なデータに対する応答データを出力する演算制御
回路と、該演算制御回路の出力した前記応答データを第
１の送信側回線に送信する第１のデータ送信回路と、該
第１のデータ送信回路による送信動作を、前記演算制御
回路の指示を基に制御する第１のデータ送信制御回路と
、前記演算制御回路の出力した前記応答データを第２の
送信側回線に送信する第２のデータ送信回路と、該第２
のデータ送信回路による送信動作を、前記演算制御回路
の指示を基に制御する第２のデータ送信制御回路とを有
し、前記演算制御回路は、前記第１及び第２の送信側回
線に同一の前記応答データが送信されるように、前記第
１及び第２のデータ送信制御回路に指示を与えることを
特徴とする回線制御処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178414A JPS5880948A (ja) | 1981-11-09 | 1981-11-09 | 回線制御処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178414A JPS5880948A (ja) | 1981-11-09 | 1981-11-09 | 回線制御処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880948A true JPS5880948A (ja) | 1983-05-16 |
Family
ID=16048072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178414A Pending JPS5880948A (ja) | 1981-11-09 | 1981-11-09 | 回線制御処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013980A (ja) * | 2005-06-30 | 2007-01-18 | Internatl Business Mach Corp <Ibm> | 冗長３ワイヤ通信システムおよび方法 |
| JP2018170704A (ja) * | 2017-03-30 | 2018-11-01 | 西日本電信電話株式会社 | 通信制御システム、集合装置、モデム、通信制御方法、及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111509A (ja) * | 1974-07-19 | 1976-01-29 | Yokogawa Electric Works Ltd |
-
1981
- 1981-11-09 JP JP56178414A patent/JPS5880948A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111509A (ja) * | 1974-07-19 | 1976-01-29 | Yokogawa Electric Works Ltd |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013980A (ja) * | 2005-06-30 | 2007-01-18 | Internatl Business Mach Corp <Ibm> | 冗長３ワイヤ通信システムおよび方法 |
| JP2018170704A (ja) * | 2017-03-30 | 2018-11-01 | 西日本電信電話株式会社 | 通信制御システム、集合装置、モデム、通信制御方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354267A (en) | Data transmission system utilizing loop transmission lines between terminal units | |
| US4622550A (en) | Data communication system | |
| CA1338447C (en) | Information distribution system | |
| JPH0691513B2 (ja) | データ伝送誤り検出方式 | |
| JPS5880948A (ja) | 回線制御処理装置 | |
| JPH01834A (ja) | 全二重通信方式 | |
| JPS62109441A (ja) | デ−タ伝送方式 | |
| JPS6239929A (ja) | デ−タ伝送装置 | |
| KR19980061833A (ko) | 전전자 교환기의 스탠바이 프로세서의 자기진단 방법 | |
| GB2120055A (en) | Data communication system | |
| JPS5829243A (ja) | 伝送システムの信号監視装置 | |
| JPS61100035A (ja) | デ−タ伝送方式 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPS62219057A (ja) | デ−タ送信装置 | |
| JPH0432946A (ja) | 高信頼性バス制御装置 | |
| JPH034623A (ja) | 直列データ伝送システム | |
| GB1602839A (en) | Telecommunications systems | |
| JPH01251937A (ja) | データ伝送方式 | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPS60198931A (ja) | デ−タ通信方式 | |
| JPS63133727A (ja) | デ−タ再送方式 | |
| JPH04103043U (ja) | データ通信装置 | |
| JPS5842983B2 (ja) | 遠隔伝送品質測定方式 | |
| JPS60180350A (ja) | デ−タ通信方法 | |
| JPS63308425A (ja) | 伝送回路 |