JPH0432946A

JPH0432946A - 高信頼性バス制御装置

Info

Publication number: JPH0432946A
Application number: JP2131383A
Authority: JP
Inventors: Aizo Aramaki; 荒牧　愛三
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-05-23
Filing date: 1990-05-23
Publication date: 1992-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、情報処理装置の内部及び装置間において用い
られる高信頼性バス制御装置に関する。

（従来の技術）第２図は、従来の高信頼性バス制御装置の構成を示すブ
ロック図である。

図示の装置は、データ送信部１００と、データ受信部２
００と、データバス３００及び３０１等から成る。

データ送信部１００は、送信データレジスタ１０と、パ
リティ生成部１１と、ドライバ１２及び１５と、送信制
御部１４等から成る。

送信データレジスタ１０は、ビット数が偶数の送信デー
タを保持する。

パリティ生成部１１は、送信データレジスタ１０の値か
ら奇数パリティを生成するものである。

ドライバ１２は、送信データレジスタ１０の値と、パリ
ティ１１で生成されたパリティとをデータバス３００へ
送出するものである。

トライバ１５は、送信データレジスタｌＯの値と、パリ
ティ１１で生成されたパリティとをデータバス３０１へ
送出するものである。

送信制御部１４は、データ送信部１００からデータ受信
部２００へのデータの送信を制御する。送信制御部１４
における制御は、以下のようにして行なゎれる、データ
受信部２００の受信制御部２５とのデータのやりとりは
、送受信制御信号５００を介して行なわれる。送信デー
タレジスタｌＯのセットは、レジスタセット信号５１２
によって行なわれる。また、ドライバ１２及び１５への
送信指示は、ドライバイネーブル信号５１０で行なわれ
る。

データ受信部２００は、レシーバ２０及び２６と、パリ
ティチェック部２１及び２７と、受信データレジスタ２
２及び２８と、パリティエラーレジスタ２３及び２９と
、セレクタ３ｏと、受信制御部２５とから成る。

レシーバ２０及び２６は、データ送信部１００から送ら
れるデータ及びパリティを受信する。

パリティチェック部２１は、受信データ３２０及び受信
パリティからエラーを検出する。即ち、受信データ３２
０からパリティを求め、このパリティと受信パリティが
異なっているときは、受信データ３２０の１ビツトに誤
りがあると判断する。

受信データレジスタ２２は、データ送信部１００からレ
シーバ２０を介して受信されたデータを保持する。

パリティエラーレジスタ２３は、パリティチェック部２
１によるパリティチェック結果を保持する。

パリティチェック部２７は、受信データ３２２及び受信
パリティからエラーを検出する。即ち、受信データ３２
２からパリティを求め、このパリティと受信パリティが
異なっているときは、受信データ３２２の１ビツトに誤
りがあると判断する。

受信データレジスタ２８は、データ送信部１００からレ
シーバ２６を介して受信されたデータを保持する。

パリティエラーレジスタ２９は、パリティチェック部２
３によるパリティチェック結果を保持する。

セレクタ３０は、受信データレジスタ２２と２８のいず
れかをパリティチェック結果により選択する。

受信制御部２５は、送受信制御信号５００によってデー
タ送信部１００と、信号のやりとりを行ない、受信先と
受信先制御信号５２１で信号のやりとりを行なう。また
、受信制御部２５は、受信データレジスタ２２とパリテ
ィエラーレジスタ２３とのセットをレジスタセット信号
５２０で制御する。

上述したデータ送信部１００と、データ受信部２００と
は、データバス３００及び３０１と、奇パリティ４００
及び４０１と、送受信制御信号５００とで接続されてい
る。

次に、上述した装置の動作を説明する。

まず、送信元からの要求により送信制御部１４は、送信
データを受取り、送信データレジスタ１０の内容をドラ
イバ１２及び１５から送出する。このため、送信制御部
１４は、ドライバイネーブル信号５１０を送出する。そ
して、送信制御部１４は、データ受信部２００へ送受信
制御信号５００によってデータをデータバス３００に送
出した旨を通知する。

一方、受信制御部２５は、送受信制御信号５００を受け
、受信データとパリティとをレジスタセット信号５２０
を送出し、受信データレジスタ２２及び２８とパリティ
エラーレジスタ２３及び２９に保持する。そして、パリ
ティエラーレジスタ２３及び２９の値により、パリティ
エラーの発生を判断する。エラーの発生がない正常時は
、受信制御部２５はその旨を送信制御部１４へ送受信制
御信号５００によって通知する。また、受信制御部２５
はその旨を受信先へ受信先制御信号５２１によって通知
する。これにより、一連の転送動作を完了する。

また、エラーの発生時は、他方のエラーが発生していな
いデータをセレクタ３０で選択をし、あたかも正常時の
ように、一連の転送動作を終了する（例えば、特開昭５
８−１３７０５４号公報参照）。

（発明が解決しようとする課題）しかしながら、上述した従来の技術には、次のような問
題があった。

即ち、上述した構成では、全体で２つ以上のバスが必要
となる。従って、バス制御部のハードウェア、ドライバ
１２及び１５、データバス３００及び３０１の接続コネ
クタ（図示省略）がそれぞれ２つ以上必要となり、コス
トの増大を招くという問題があった。また、バス信号線
の増加により他に使用できる信号線が不足し、ハードウ
ェア構成の柔軟性及び容易性を欠くという問題があった
。

本発明は以上の点に着目してなされたもので、バス信号
線を増加しなくても、データ転送のエラーに対処できる
ようにした高信頼性バス制御装置を提供することを目的
とするものである。

（課題を解決するための手段）本発明の高信頼性バス制御装置は、データ受信部に設け
られ、バス上を転送するデータのエラーを検出するパリ
ティチェック部と、データ送信部に設けられ、当該パリ
ティチェック部によるエラーの検出時にエラーの発生し
たデータを反転して再送信する反転ドライバと、データ
受信部に設けられ、エラーの発生したデータと再送信さ
れた反転データとから正しいデータを生成するデータ訂
正部とを備えたことを特徴とするものである。

（作用）本発明の高信頼性バス制御装置においては、パリティチ
ェック部によりデータ転送エラーが検出されたときは、
データエラーを発生したデータバスと同じデータバス上
に反転したデータが再送される。そして、データ訂正部
によりエラーを発生したデータと反転データとが比較さ
れ、再送されたデータが反転していないビットが訂正さ
れる。

これにより、別のデータバスを設けなくてもデータの転
送のやり直しを行なうことができる。

（実施例）第１図は、本発明の高信頼性バス制御装置の構成を示す
ブロック図である。

図示の装置は、データ送信部１と、データ受信部２と、
データバス３００等から成る。

データ送信部ｌは、送信データレジスタ１０と、パリテ
ィ生成部１１と、ドライバ１２と、反転ドライバ１３と
、送信制御部１４等から成る。

ドライバ１２は、送信データレジスタ１ｏの値と、パリ
ティ生成部１１で生成されたパリティとをデータバス３
００へ送出するものである。

反転ドライバ１３は、データエラー（７）　発生時に、
送信データレジスタｌＯの値の極性を反転した値と、パ
リティ生成部１１で生成されたパリティとをデータバス
３００へ送出するものである。

送信制御部１４は、データ送信部ｌからデータ受信部２
へのデータの送信を制御する。送信制御部１４における
制御は、以下のようにして行なわれる。データ受信部２
の受信制御部２５とのデータのやりとりは、送受信制御
信号５００を介して行なわれる。送信データレジスタ１
０のセットは、レジスタセット信号５１２によって行な
われる。また、ドライバ１２への送信指示は、ドライバ
イネーブル信号５１０で行なわれる。データ受信部２の
受信制御部２５でデータエラーが検出されると、反転ド
ライバ１３に反転ドライバイネーブル信号５１１が出力
される。

データ受信部２は、レシーバ２０と、パリティチェック
部２１と、受信データレジスタ２２と、パリティエラー
レジスタ２３と、データ訂正部２４と、受信制御部２５
とから成る。

レシーバ２０は、データ送信部１から送られるデータ及
びパリティを受信する。

受信データレジスタ２２は、データ送信部ｌからレシー
バ２０を介して受信されたデータを保持する。

データ訂正部２４は、反転ドライバ１３から再送された
受信データ３２０と、受信データレジスタ２２の出力３
２１　とを比較し、バリティエラーレジスタ２３の出力
からエラーの発生時にデータを訂正する。以下、このデ
ータ訂正部２４の詳細について説明する。

第３図は、データ訂正部２４の詳細な構成を示す論理回
路図である。

図示のように、データ訂正部２４は、εＮＯＲゲート２
４１　と、ＥＯＲゲート２４２　と、ＡＮＤ−ＯＲゲー
ト２４３とから成る。

εＮＯＲゲート２４１は、データ線３２０とデータ線３
２１　との対応するビットを入力する。

ＥＯＲゲート２４２は、εＮＯＲゲート２４１の出力と
データ線３２１の対応するビットを入力する。

ＡＮＤ−ＯＲゲート２４３は、ＡＮＤ回路４１及び４２
と、ＯＲ回路４３とから成る。

ＡＮＤ回路４１は、ＥＯＲゲート２４２の出力と、パリ
ティエラーレジスタの出力を入力している。

ＡＮＤ回路４２は、データ線３２１の対応するビットと
、パリティエラーレジスタの出力を入力している。

ＯＲ回路４３は、ＡＮＤ回路４１及び４２の出力を入力
する。

受信制御部２５は、送受信制御信号５００によってデー
タ送信部ｌと、信号のやりとりを行ない、受信先と受信
先制御信号５２１で信号のやりとりを行なう。また、受
信制御部２５は、受信データレジスタ２２とパリティエ
ラーレジスタ２３とのセットをレジスタセット信号５２
０で制御する。

上述したデータ送信部１と、データ受信部２とは、デー
タバス３００と、奇パリティ４００と、送受信制御信号
５００とで接続されている。

次に、上述した装置の動作を説明する。

まず、送信元からの要求により送信制御部１４は、送信
データを受取り、送信データレジスタの内容をドライバ
１２から送出する。このため、送信制御部１４は、ドラ
イバイネーブル信号５１０を送出する。そして、送信制
御部１４は、データ受信部２へ送受信制御信号５００に
よってデータをデータバス３００に送出した旨を通知す
る。

一方、受信制御部２５は、送受信制御信号５００を受け
、受信データとパリティとをレジスタセット信号５２０
を送出し、受信データレジスタ２２及びパリティレジス
タ２３に保持する。そして、パリティエラーレジスタ２
３の値により、パリティエラーの発生を判断する。エラ
ーの発生がない正常時は、受信制御部２５はその旨を送
信制御部１４へ送受信制御信号５００によって通知する
。また、受信制御部２５はその旨を受信先へ受信先制御
信号５２１によって通知する。これにより、一連の転送
動作を完了する。

また、エラーの発生時は、その旨を送信制御部１４へ送
受信制御信号５００によって通知する。この場合、送信
制御部１４は、極性を反転したデータを再送するため、
ドライバイネーブル信号５１０に代わり、反転イネーブ
ル信号５１１を送出する。

そして、この結果は送受信制御信号５００を通じて受信
制御部２５へ知らされる。

受信制御部２５は、反転したデータを受は取り、データ
訂正部２４で訂正が終了したタイミングで受信先へ受信
先制御信号５２１で通知する。そして、受信制御部２５
は、その旨を送信制御部１４へ送受信制御信号５００で
通知する。これにより、一連の転送動作を終了する。

第４図は、エラーデータの訂正例の説明図である。

図示の例は、２ビツトのデータで１ビツトのパリティが
付加された場合を示す、データバスのデータ線のうち、
上位１ビツトの線が断線した故障が生じ、“Ｏ”に固定
されたとする。すると、ａ＝”００″　　ｂ＝“Ｏｆ”
　　　ｃ＝　“１０”ｄ＝″１１″の４つのパターンの
うち、ａ及びｂについては、正常にデータが送られ、パ
リティチェックの結果は、ＯＫとなる。

一方、Ｃ及びｄについては、送信の結果、それぞれＣ＝
“００”及びｄ；“０１”となり、パリティチェックの
結果は、エラーとなる。この結果は、パリティエラーレ
ジスタ２３に保存される。

これにより、受信制御部２５は、送信制御部１４にパリ
ティエラーレジスタ２３の内容を通知する。そして、反
転ドライバ１３により、Ｃ及びｄを反転したデータ“０
１″及び“００”が再送される。すると、反転して再送
しても、値の変わらなかったビットは、断線等している
と判断することができる。従って、値の変わらなかった
上位ビットをＯから１に変更することにより、エラーの
訂正が行なわれる。

（発明の効果）以上説明したように、本発明の高信頼性バス制御装置に
よれば、１つのデータバスで障害が発生しても、データ
の極性を反転させて再送することで、転送処理の停止な
せず、連続的に動作し得るようにしたので、次のような
効果がある。

即ち、データバス等を１つだけにすることができ、コス
トの低減を図ることができる。また、バスの信号線が少
なくなることにより、システム構築に柔軟性をもたらす
ことができる。更に、データバス等が２つ以上あるもの
と同様にデータの転送をシステムの停止を伴わずにやり
直すことができ、高信頼性のバス制御を行なうことがで
きる。

【図面の簡単な説明】

第１図は本発明の高信頼性バス制御装置の構成を示すブ
ロック図、第２図は従来の高信頼性バス制御装置の構成
を示すブロック図、第３図はデータ訂正部の詳細な構成
を示す論理回路図、第４図はエラーデータの訂正例の説
明図である。１・・・データ送信部、２・・・データ受信部、１０・
・・送信データレジスタ、１１・・・パリティ生成部、１２・・・ドライバ、１３
・・・反転ドライバ、１４・・・送信制御部、２０・・
・レシーバ、２１・・・パリティチェック部、２２・・
・受信データレジスタ、２３・・・パリティエラーレジスタ、２４・・・データ訂正部、２５・・・受信制御部。 −−−−−−−−−−−−−−−−−−−−−−−　　
−−−−−−−”１デ一タ訂正部　１第３図Ｕ二うｉダークの訂正例の説明刃第４図

Claims

【特許請求の範囲】データ受信部に設けられ、バス上を転送するデータのエ
ラーを検出するチェック部と、データ送信部に設けられ、当該チェック部によるエラー
の検出時にエラーの発生したデータを反転して再送信す
る反転ドライバと、データ受信部に設けられ、エラーの発生したデータと再
送信された反転データとから正しいデータを生成するデ
ータ訂正部とを備えたことを特徴とする高信頼性バス制
御装置。