JPS587952A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS587952A JPS587952A JP10602681A JP10602681A JPS587952A JP S587952 A JPS587952 A JP S587952A JP 10602681 A JP10602681 A JP 10602681A JP 10602681 A JP10602681 A JP 10602681A JP S587952 A JPS587952 A JP S587952A
- Authority
- JP
- Japan
- Prior art keywords
- data
- switch
- transmission
- shift register
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、データ伝送装置に関し、特に伝送路と直列
接続されたデータ伝送装置に関する。
接続されたデータ伝送装置に関する。
従来、この種の装置として第１図に示すものがあった。
第１図において、１はいわゆるループ伝送路１１Ｌに直
列接続され、その伝送信号を一時記憶するシフト・レジ
スタ、２はシフト・レジスタ１の内容を読み取り、これ
よりデータ２ａとタイミング信号２ｂとを取り出す制御
部、６はデータ２ａを各デバイス（図示なし）に分配す
る分配器、４は各デバイスのデータ４ａをマルチブレク
スしてデータ４ｂを生成するマルチプレクサ、５はデー
タ４ｂをタイミング信号２ｂに従い導入し、シフト・レ
ジスタ１に送る制御部である。
列接続され、その伝送信号を一時記憶するシフト・レジ
スタ、２はシフト・レジスタ１の内容を読み取り、これ
よりデータ２ａとタイミング信号２ｂとを取り出す制御
部、６はデータ２ａを各デバイス（図示なし）に分配す
る分配器、４は各デバイスのデータ４ａをマルチブレク
スしてデータ４ｂを生成するマルチプレクサ、５はデー
タ４ｂをタイミング信号２ｂに従い導入し、シフト・レ
ジスタ１に送る制御部である。
動作において、シフト・レジスタ１はループ伝送路１ａ
より直列に伝送信号を受は取り再び出力端よりループ伝
送路１ａに送出すると共に記憶した内容を並列信号で制
御部２に転送する。制御部２はシフト・レジスタ１の内
容からデータ２ａ及びタイミング信号２ｂを抽出する。
より直列に伝送信号を受は取り再び出力端よりループ伝
送路１ａに送出すると共に記憶した内容を並列信号で制
御部２に転送する。制御部２はシフト・レジスタ１の内
容からデータ２ａ及びタイミング信号２ｂを抽出する。
データ２ａは分配器６に入力され、各デバイスへ分配さ
れ、タイミング信号２ｂは送受信のタイミング制御に用
いる。
れ、タイミング信号２ｂは送受信のタイミング制御に用
いる。
一方、デバイスより送出すべきデータ４ｍは、マルチプ
レクサ４によりマルチブレクスされ、データ４ｂとなり
、制御部５及びシフト・レジスタ１を介してループ伝送
路１ａに送出される。これによる送出のタイミングはタ
イミング信号２ｂにより制御される。
レクサ４によりマルチブレクスされ、データ４ｂとなり
、制御部５及びシフト・レジスタ１を介してループ伝送
路１ａに送出される。これによる送出のタイミングはタ
イミング信号２ｂにより制御される。
従来のデータ伝送装置は、以上のように構成されている
ので、＾速のシフト・レジスタを用意しなければならず
、また多数のディスクリート素子を用いるので回路が複
雑となる欠点があった。
ので、＾速のシフト・レジスタを用意しなければならず
、また多数のディスクリート素子を用いるので回路が複
雑となる欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、データの送受信制御及び分配制
御をコンピュータにより実行させることにより構成を簡
単にすることができる伝送装置を提供することを目的と
する。
ためになされたもので、データの送受信制御及び分配制
御をコンピュータにより実行させることにより構成を簡
単にすることができる伝送装置を提供することを目的と
する。
以下、この発明の一実施例を図について説明する。第２
図において、６はループ伝送路１１Ｌから伝送信号を受
信するレシーバ、７はスイッチ、８はスイッチ７を介し
てレシーバ６の出力を増幅してループ伝送路１ａに送出
するドライバ、９はシフト・レジスタ１の出力をドライ
バ８に導くスイッチ、１０はマイクロコンピュータより
なる制御部であり、シフト・レジスタ１とデータの授受
をし、かつスイッチ７及び９￥制御する。
図において、６はループ伝送路１１Ｌから伝送信号を受
信するレシーバ、７はスイッチ、８はスイッチ７を介し
てレシーバ６の出力を増幅してループ伝送路１ａに送出
するドライバ、９はシフト・レジスタ１の出力をドライ
バ８に導くスイッチ、１０はマイクロコンピュータより
なる制御部であり、シフト・レジスタ１とデータの授受
をし、かつスイッチ７及び９￥制御する。
動作を説明する。制御部１０は、スイン：７−７を通常
図示のように閉成させて伝送信号の中継をし・かつレシ
ーバ６の出力をシフト・レジスタ１に導き、その内容を
一時記憶する。更に、制御部１０は、シフト・レジスタ
１から読み込んだ内容が当該装置宛てのデータであるな
らば、これを適宜釜デバイス（図示なし）に分配し、一
方その内容がデータの送信を要求するものであるならば
スイッチ７を開き、スイッチ９を閉じ、シフト・レジス
タ１からスイッチ９及びドライバ８を介してループ伝送
路１ａに送出する。この送信が終了したときは、スイッ
チ９を開きスイッチ７を閉じ、シフト・レジスタ１に伝
送路１ａから受信したデータを取り込む前述の動作に戻
る。
図示のように閉成させて伝送信号の中継をし・かつレシ
ーバ６の出力をシフト・レジスタ１に導き、その内容を
一時記憶する。更に、制御部１０は、シフト・レジスタ
１から読み込んだ内容が当該装置宛てのデータであるな
らば、これを適宜釜デバイス（図示なし）に分配し、一
方その内容がデータの送信を要求するものであるならば
スイッチ７を開き、スイッチ９を閉じ、シフト・レジス
タ１からスイッチ９及びドライバ８を介してループ伝送
路１ａに送出する。この送信が終了したときは、スイッ
チ９を開きスイッチ７を閉じ、シフト・レジスタ１に伝
送路１ａから受信したデータを取り込む前述の動作に戻
る。
第３図はこの発明の他の実施例によるブロック図である
。図中％１１はレシーバ乙の出力を導入し、伝送路１ａ
のキャリアの有無を検出し、その結果を制御部１０に知
られる検出器、１２は伝送装置の入出力端間を接続する
バイパス用のスイン チ、１６は伝送装置の電源が
断となったのを検出したときはスイッチ１２を閉成させ
る検出器である。
。図中％１１はレシーバ乙の出力を導入し、伝送路１ａ
のキャリアの有無を検出し、その結果を制御部１０に知
られる検出器、１２は伝送装置の入出力端間を接続する
バイパス用のスイン チ、１６は伝送装置の電源が
断となったのを検出したときはスイッチ１２を閉成させ
る検出器である。
動作が正常なときは、スイッチ１２が開、かつ検出器１
１はキャリアの存在を検出するので、制御部１０は、第
２図で説明した伝送装置と同じような動作をする。
１はキャリアの存在を検出するので、制御部１０は、第
２図で説明した伝送装置と同じような動作をする。
しかし、当刻装置に電源の断が生じたときは、検出器１
３がこれを検出してスイッチ１２を閉成させ、入出力端
の伝送路１ａを直結させ、いわゆるバイパスをし、故障
を他に波及させないようにする。
３がこれを検出してスイッチ１２を閉成させ、入出力端
の伝送路１ａを直結させ、いわゆるバイパスをし、故障
を他に波及させないようにする。
また、入力端の伝送路１ｍにキャリアが断絶したのを検
出器１１が検出したときは、このことを制御部１０に通
知し、制御部１０は雑音をデータとして読み込んだりし
ないようにする。
出器１１が検出したときは、このことを制御部１０に通
知し、制御部１０は雑音をデータとして読み込んだりし
ないようにする。
以上のように、この発明によれば、データの送受信及び
分配等の制御をコンピュータにより処理させたので、装
置が簡単となる効果がある。
分配等の制御をコンピュータにより処理させたので、装
置が簡単となる効果がある。
第１図は従来のデータ伝送装置のブロック図、第２図は
この発明の一実施例によるデータ伝送装置のブロック図
、第３図はこの発明の他の実施例を示すブロック図であ
る。 １ａ６１．伝送路、１・・・シフト・レジスタ、６・・
・レシーバ、８・・・ドライバ、１０・・・制御部、１
１．１３・・・検出器。なお１図中、同一符号は同一部
分を示す。 代理人 葛野信−（ばか１名）
この発明の一実施例によるデータ伝送装置のブロック図
、第３図はこの発明の他の実施例を示すブロック図であ
る。 １ａ６１．伝送路、１・・・シフト・レジスタ、６・・
・レシーバ、８・・・ドライバ、１０・・・制御部、１
１．１３・・・検出器。なお１図中、同一符号は同一部
分を示す。 代理人 葛野信−（ばか１名）
Claims (1)
- 伝送路と直列接続され上記伝送路から受信した伝送信号
を中継又は要求により自装置より伝送信号を送出し、か
つ受信した上記伝送信号からデータを抽出し、接続され
ている複数のデバイスに分配するデータ伝送装置におい
て、コンピュータからなり、上記伝送信号の中継、送信
及びデータの分配なＴる制御部を備えたことを特徴とす
るデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10602681A JPS587952A (ja) | 1981-07-06 | 1981-07-06 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10602681A JPS587952A (ja) | 1981-07-06 | 1981-07-06 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587952A true JPS587952A (ja) | 1983-01-17 |
Family
ID=14423122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10602681A Pending JPS587952A (ja) | 1981-07-06 | 1981-07-06 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988007793A1 (en) * | 1987-03-23 | 1988-10-06 | Amp Incorporated | Lan communication system and medium adapter for use therewith |
-
1981
- 1981-07-06 JP JP10602681A patent/JPS587952A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988007793A1 (en) * | 1987-03-23 | 1988-10-06 | Amp Incorporated | Lan communication system and medium adapter for use therewith |
| EP0307461B1 (en) * | 1987-03-23 | 1993-07-14 | The Whitaker Corporation | Lan communication system and medium adapter for use therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4890279A (en) | Multiplexer and computer network using the same | |
| KR940008582A (ko) | 회로 | |
| KR920008452B1 (ko) | 데이터통신에 적합한 버스구성 | |
| JPS587952A (ja) | デ−タ伝送装置 | |
| CA1141014A (en) | Data transmission exchange | |
| JPS6146653A (ja) | デ−タ伝送装置 | |
| JP2924135B2 (ja) | 交換システム回線試験方式 | |
| JPS58206259A (ja) | 割り込み機能をもつ同報通信方式 | |
| JPS59133797A (ja) | 時分割交換機におけるライン信号中継方式 | |
| JP3067356B2 (ja) | 多重化装置のループバック方式 | |
| JP2958963B2 (ja) | 光フアイバデータリンク | |
| JP3067159B2 (ja) | パケット交換装置の信号方向制御方法及び装置 | |
| JPS5785128A (en) | Multiplexer channel | |
| JPH0380748A (ja) | 共通バス系切替方式 | |
| JPS63181070A (ja) | バス切替方式 | |
| JPS6390290A (ja) | インバンド信号送受信制御装置 | |
| JPH0293752A (ja) | データ転送制御システム | |
| JPS585635B2 (ja) | 時分割交換機における同報通信方式 | |
| JPH02243041A (ja) | 集合型データ伝送装置 | |
| JPS6121650A (ja) | 自動交換機のデ−タ端末接続制御方式 | |
| JPS5831785B2 (ja) | 回線極性制御方式 | |
| JPS5525140A (en) | Check system for interface controller function | |
| JPH05153073A (ja) | 多重化回路 | |
| JPS56137420A (en) | Input and output controlling system | |
| KR910002181A (ko) | 비동기 데이터 통신장치에 있어서 통신속도 자동조절방법 및 회로 |