JPS587845A - バイポ−ラ集積回路の保護回路 - Google Patents
バイポ−ラ集積回路の保護回路Info
- Publication number
- JPS587845A JPS587845A JP10518081A JP10518081A JPS587845A JP S587845 A JPS587845 A JP S587845A JP 10518081 A JP10518081 A JP 10518081A JP 10518081 A JP10518081 A JP 10518081A JP S587845 A JPS587845 A JP S587845A
- Authority
- JP
- Japan
- Prior art keywords
- region
- integrated circuit
- emitter
- type
- static electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、バイポーラ集積回路に関し、特に静電気に対
して劣下、及び破壊の生じにくいバイポーラ集積回路の
保護回路に関するものである。
して劣下、及び破壊の生じにくいバイポーラ集積回路の
保護回路に関するものである。
バイポーラトランジスタはＭＯ８）ランジスタに比べ一
般的に静電気に強く、集積回路においてもＭＯＢ型で必
要とする十分に配慮された静電気に対する保護回路は用
いられていない。しかしながら、回路構成上、特定の端
子が外部接続端子として取り出されている場合、静電気
によりバイポーラトランジスタのＰＮ接合の劣下、及び
破壊を容易に起こすことがある。第１１ｉＵ（ｇ）、及
び（ｂ）は従来用いられている静電気に弱いバイポーラ
集積回路の概念図を示すものである。第１図（α）は集
積回路内で二重拡散型ＮＰＮバイポーラトランジスタの
ペースとエミッタが外部接続端子として抵抗等を介さず
直接引き出されている。また第１図Ｃｂ）では同じく二
重拡散ＷＮＰＮバイポーラトランジスタのコレクタとエ
ミッタが外部接続端子として抵抗等を介さず直接引き出
されている。前記の回路構成で前記二重拡散型Ｎ−ＰＭ
バイポーラトランジスタのエミッタの深さが２．０μ集
、表面不純物密度がｓ Ｘ １０ ｌＩａｔｏｍｓ−で
平面積が２２５μ講黛、ベースの深さが五〇μ鶴、表面
不純物密度がＩ Ｘ １０１＠＆ｔＯ１ｌＩ／、の場合
、いずれも静電気シ１＆レータとして５０ＯＦＦのコン
デンサに３００ｖ充電した電気量を前記各端子間、すな
わち第１図（Ｉりではベース−エミッタ間に、第１１Ｊ
（ｂ ）ではコレクターエミッタ間に印加したところい
ずれもトランジスタが破壊した。
般的に静電気に強く、集積回路においてもＭＯＢ型で必
要とする十分に配慮された静電気に対する保護回路は用
いられていない。しかしながら、回路構成上、特定の端
子が外部接続端子として取り出されている場合、静電気
によりバイポーラトランジスタのＰＮ接合の劣下、及び
破壊を容易に起こすことがある。第１１ｉＵ（ｇ）、及
び（ｂ）は従来用いられている静電気に弱いバイポーラ
集積回路の概念図を示すものである。第１図（α）は集
積回路内で二重拡散型ＮＰＮバイポーラトランジスタの
ペースとエミッタが外部接続端子として抵抗等を介さず
直接引き出されている。また第１図Ｃｂ）では同じく二
重拡散ＷＮＰＮバイポーラトランジスタのコレクタとエ
ミッタが外部接続端子として抵抗等を介さず直接引き出
されている。前記の回路構成で前記二重拡散型Ｎ−ＰＭ
バイポーラトランジスタのエミッタの深さが２．０μ集
、表面不純物密度がｓ Ｘ １０ ｌＩａｔｏｍｓ−で
平面積が２２５μ講黛、ベースの深さが五〇μ鶴、表面
不純物密度がＩ Ｘ １０１＠＆ｔＯ１ｌＩ／、の場合
、いずれも静電気シ１＆レータとして５０ＯＦＦのコン
デンサに３００ｖ充電した電気量を前記各端子間、すな
わち第１図（Ｉりではベース−エミッタ間に、第１１Ｊ
（ｂ ）ではコレクターエミッタ間に印加したところい
ずれもトランジスタが破壊した。
そしていずれもベース−エミッタのＰＮ接合が破壊した
。この原因はベース−エミッタのＰＭ接合は逆方向ブレ
ークダウン電圧が約９ｖと高く、空乏層も広くは広がら
ないためと考えられる。
。この原因はベース−エミッタのＰＭ接合は逆方向ブレ
ークダウン電圧が約９ｖと高く、空乏層も広くは広がら
ないためと考えられる。
本発明は以上説明したように、特定の回路構成での従来
の欠点を除去すべくなされたもので、前記したバイポー
ラ集積回路に保護回路を設け、集積回路の静電気による
劣下、及び破壊を防止することを目的としたものである
。
の欠点を除去すべくなされたもので、前記したバイポー
ラ集積回路に保護回路を設け、集積回路の静電気による
劣下、及び破壊を防止することを目的としたものである
。
以下図面に従って本発明の詳細な説明する。
第２図（α）と（ｈ）はそれぞれ本発明の実施例の断面
図と平面図で、Ｐ型シリコン基板１に選択的に埋込み層
３．４をアンチモンなどの拡散で形成する。ここで埋込
み層３は必ずしも形成しなくとも良い。次に全面にＮ型
エピタキシャル層２０を形成し、その表面から選択的に
ボロンなどの拡散で分離領域２を形成する。Ｎ型エピタ
キシャル層２０の主面に更に選択的にボロンなどの拡散
でＰ型領域５を形成した後、選択的にリンなどの拡散で
Ｎ型領域６，７．８を形成する。次に前記各領域と電気
的接続を得るべくＮ型エピタキシャル層２０の表面に被
着した酸化シリコンなどから成る絶縁膜２１を選択的に
開孔して電極取出し孔９．１０，１１，１２．１３を形
成し、最後にアルミニニームなどの蒸着法により金属膜
１４，１５．１６が選択的に形成される。ここで金属膜
１４は、Ｎ型領域？、Ｐ型領域５を電極取出し孔９゜１
０を通して電気的に接続し、かつ図示してないが、外部
接続端子に接続されている。また、金属膜１５は電極取
出し孔１１．１３を通してＮ型領域７と分離領域２を接
続し、かつ図示してないが外部接続端子に接続されてい
る。
図と平面図で、Ｐ型シリコン基板１に選択的に埋込み層
３．４をアンチモンなどの拡散で形成する。ここで埋込
み層３は必ずしも形成しなくとも良い。次に全面にＮ型
エピタキシャル層２０を形成し、その表面から選択的に
ボロンなどの拡散で分離領域２を形成する。Ｎ型エピタ
キシャル層２０の主面に更に選択的にボロンなどの拡散
でＰ型領域５を形成した後、選択的にリンなどの拡散で
Ｎ型領域６，７．８を形成する。次に前記各領域と電気
的接続を得るべくＮ型エピタキシャル層２０の表面に被
着した酸化シリコンなどから成る絶縁膜２１を選択的に
開孔して電極取出し孔９．１０，１１，１２．１３を形
成し、最後にアルミニニームなどの蒸着法により金属膜
１４，１５．１６が選択的に形成される。ここで金属膜
１４は、Ｎ型領域？、Ｐ型領域５を電極取出し孔９゜１
０を通して電気的に接続し、かつ図示してないが、外部
接続端子に接続されている。また、金属膜１５は電極取
出し孔１１．１３を通してＮ型領域７と分離領域２を接
続し、かつ図示してないが外部接続端子に接続されてい
る。
次に、この発明の動作説明する。今、外部接続端子を通
して金属膜１５を零電圧にする。一方外部接続端子を通
して金属膜１４に正極性の静電気が印加した場合、静電
気はベースであるＰ型領域５、エミッタであるＮ凰領域
７のベース−エミッタＰＭ接合の順バイアスを通して放
電するが、この放電経路に並列に、Ｎ型領域６．Ｎ型エ
ピタキシャル層２０、及びＰｍシリコン基板１９分離領
域２から成る逆バイアスの保護ＰＭ接合の空乏層が接続
される。このため前記ベース−エミッタＰ舅接合の接合
部を通る電気量は低減され接合部の劣下、破壊強度が高
まる。また外部接続端子を通して金属膜１４に負極性の
静電気が印加した場合、静電気はＮ型領域６．Ｎ型エピ
タキシャル層２０、及びＰ型シリコン基板１１分離領域
２から成る順バイアスとなった保護ＰＭ接合を通して主
に放電する。このためＪｊ領域５ｔｉｒｌｌ領域７から
成る逆バイアスとなりたベース−エミッタＰＭ接合には
わずかの静電気が到来するのみで、この接合が劣下、破
壊を受けることが無くなる。
して金属膜１５を零電圧にする。一方外部接続端子を通
して金属膜１４に正極性の静電気が印加した場合、静電
気はベースであるＰ型領域５、エミッタであるＮ凰領域
７のベース−エミッタＰＭ接合の順バイアスを通して放
電するが、この放電経路に並列に、Ｎ型領域６．Ｎ型エ
ピタキシャル層２０、及びＰｍシリコン基板１９分離領
域２から成る逆バイアスの保護ＰＭ接合の空乏層が接続
される。このため前記ベース−エミッタＰ舅接合の接合
部を通る電気量は低減され接合部の劣下、破壊強度が高
まる。また外部接続端子を通して金属膜１４に負極性の
静電気が印加した場合、静電気はＮ型領域６．Ｎ型エピ
タキシャル層２０、及びＰ型シリコン基板１１分離領域
２から成る順バイアスとなった保護ＰＭ接合を通して主
に放電する。このためＪｊ領域５ｔｉｒｌｌ領域７から
成る逆バイアスとなりたベース−エミッタＰＭ接合には
わずかの静電気が到来するのみで、この接合が劣下、破
壊を受けることが無くなる。
第３図（α）と（々）はそれぞれ本発明の別の実施例の
断面図と平面図を示すものであるが、第２図（α）とＣ
ｈ）に示した半導体各領域と同一な部分は同符号で示し
であるので説明は省略する。第３図（ａ）とＣｂ）にお
いて金属Ｍ１５９１６．１７が選択的に形成されている
が、金属膜１５は電極取出し孔１１．１５を通してエミ
ッタであるＮ型領域７と分離領域２を接続し、かつ図示
してないが外部接続端子に接続されている。また金属膜
１６は電極取出し孔１０を通してベースであるＰＩＪ領
域５と接続し、図示してない他の回路、または外部接続
端子に接続されている。また金属膜１６は電極取出し孔
１２，９を通してコレクタであるＨ７ｊｌ領域８、及び
Ｎ型領域６と接続し、かつ図示してないが外部接続端子
に接続されている本発明によれば、バイポーラトランジ
スタのコレクタ、エミッタ間に加わった静電気に対して
著しく強い効果が実験的に得られた。この理由は明らか
ではないが、一般的にＮ十領域６．Ｎ型エピタキシャル
層２０、及びｐｇシリコン基基板１分分離領域２ら成る
ＰＭ接合、及びベースであるＰ属領域５．コレクタであ
るＮ型エピタキシャル層２０、Ｎ型領域８から成るＰｌ
ｉ接合はいずれも静電気に対して極めて強い。この知見
からするとコレクタ、エイツタ間に加わりた静電気はｐ
ｉｌｌ領域５、コレクタ領域２０から成るベース、コレ
クタ（ＤＩＭ接合を劣下、あるいは破壊せしめること無
く通過し、ベース、及びエミッタである夏型領域７０ベ
一スーエｉツタＦＩＪ接合へ加わり、ベース、工＜ｙり
へ直接静電気が加わったと同様の効果をダ１き起すこと
になる。したがってコレクタ、エミッタ間に並列に挿入
したＰＭ接合が、第２図（α）＃ Ｃｂ）で説明したと
同じ効果を発揮しベース−エミッタＰＭ接合を保護する
ものと考えられる。
断面図と平面図を示すものであるが、第２図（α）とＣ
ｈ）に示した半導体各領域と同一な部分は同符号で示し
であるので説明は省略する。第３図（ａ）とＣｂ）にお
いて金属Ｍ１５９１６．１７が選択的に形成されている
が、金属膜１５は電極取出し孔１１．１５を通してエミ
ッタであるＮ型領域７と分離領域２を接続し、かつ図示
してないが外部接続端子に接続されている。また金属膜
１６は電極取出し孔１０を通してベースであるＰＩＪ領
域５と接続し、図示してない他の回路、または外部接続
端子に接続されている。また金属膜１６は電極取出し孔
１２，９を通してコレクタであるＨ７ｊｌ領域８、及び
Ｎ型領域６と接続し、かつ図示してないが外部接続端子
に接続されている本発明によれば、バイポーラトランジ
スタのコレクタ、エミッタ間に加わった静電気に対して
著しく強い効果が実験的に得られた。この理由は明らか
ではないが、一般的にＮ十領域６．Ｎ型エピタキシャル
層２０、及びｐｇシリコン基基板１分分離領域２ら成る
ＰＭ接合、及びベースであるＰ属領域５．コレクタであ
るＮ型エピタキシャル層２０、Ｎ型領域８から成るＰｌ
ｉ接合はいずれも静電気に対して極めて強い。この知見
からするとコレクタ、エイツタ間に加わりた静電気はｐ
ｉｌｌ領域５、コレクタ領域２０から成るベース、コレ
クタ（ＤＩＭ接合を劣下、あるいは破壊せしめること無
く通過し、ベース、及びエミッタである夏型領域７０ベ
一スーエｉツタＦＩＪ接合へ加わり、ベース、工＜ｙり
へ直接静電気が加わったと同様の効果をダ１き起すこと
になる。したがってコレクタ、エミッタ間に並列に挿入
したＰＭ接合が、第２図（α）＃ Ｃｂ）で説明したと
同じ効果を発揮しベース−エミッタＰＭ接合を保護する
ものと考えられる。
なお、以上の実施例は、ＮＰＮ）ランジスタの保護につ
いて述べたがＰＩＰ）ランジスタについても、導電型を
逆にして同様に実施出来ることは明白である。
いて述べたがＰＩＰ）ランジスタについても、導電型を
逆にして同様に実施出来ることは明白である。
また第２図、第３図のＮ型領域６上の金）ｉ４膜１４．
１７は他へ延在せず、直接前記Ｎ型領域６上を外部接続
端子とすることも可能である。こうすれば本発明による
面積の増加、製造工程の増加を引き起すことはない。
１７は他へ延在せず、直接前記Ｎ型領域６上を外部接続
端子とすることも可能である。こうすれば本発明による
面積の増加、製造工程の増加を引き起すことはない。
以上、本発明によればバイポーラトランジスタの２つの
端子が直接外部端子に接続されている静電気に弱い回路
構成においても簡単な方法で改善することが可能で電子
機器の信頼性を高めることに貢献できる。
端子が直接外部端子に接続されている静電気に弱い回路
構成においても簡単な方法で改善することが可能で電子
機器の信頼性を高めることに貢献できる。
第１図（α）とＣｂ）はそれぞれ静電気に弱い集積回路
の概念を示す図、第２１ｉ１Ｊ（ａ）と（ｂ）は本発明
の詳細な説明するバイポーラ集積回路の断面図と平面図
、第３図（α）とＣｈ）は本発明の別の実施例を説明す
るバイポーラ集積回路の断面図と平面図である。 １・・・・・・Ｐ型シリコン基板 ２・・・・・・分離領域 ３．４・・・・・・埋込み層 ５・・・・・・Ｐ型頭域 ６．７．８・・・・・・Ｎ型領域 １４．１５，１６．１７・・・・・・金属膜以上 出願人 株式会社第二精工舎 代理人 弁理士 最上 務 第１図ＣＤ） 第１図、い 第２図ｃａ） ＃２図（Ｉ））
の概念を示す図、第２１ｉ１Ｊ（ａ）と（ｂ）は本発明
の詳細な説明するバイポーラ集積回路の断面図と平面図
、第３図（α）とＣｈ）は本発明の別の実施例を説明す
るバイポーラ集積回路の断面図と平面図である。 １・・・・・・Ｐ型シリコン基板 ２・・・・・・分離領域 ３．４・・・・・・埋込み層 ５・・・・・・Ｐ型頭域 ６．７．８・・・・・・Ｎ型領域 １４．１５，１６．１７・・・・・・金属膜以上 出願人 株式会社第二精工舎 代理人 弁理士 最上 務 第１図ＣＤ） 第１図、い 第２図ｃａ） ＃２図（Ｉ））
Claims (2)
- （１） ペースとエミッタが外部接続端子として直接
取り出されているバイポーラ集積回路において、電気的
に分離された島状領域を配し、前記島状領域の主面に配
した前記ペースと逆導電屋の半導体領域を前記ペースに
、前記島状領域を囲う分離領域を前記工鷹ツタと同電位
に接続したことを特徴とするバイポーラ集積回路の保護
回路。 - （２） コレクタとエミッタが外部接続端子として直
接取り出されているバイポーラ集積回路において、電気
的に分離された島状領域を配し、前記島状領域の主面に
配した前記コレクタと同導電型の半導体領域を前記；レ
クタに、前記島状領域を囲う分離領域を前記エミッタと
同電位に接続したことを特徴とするバイポーラ集積回路
の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10518081A JPS587845A (ja) | 1981-07-06 | 1981-07-06 | バイポ−ラ集積回路の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10518081A JPS587845A (ja) | 1981-07-06 | 1981-07-06 | バイポ−ラ集積回路の保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587845A true JPS587845A (ja) | 1983-01-17 |
Family
ID=14400473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10518081A Pending JPS587845A (ja) | 1981-07-06 | 1981-07-06 | バイポ−ラ集積回路の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587845A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191365A (ja) * | 1983-04-15 | 1984-10-30 | Hitachi Ltd | 半導体装置 |
| JPS6037404A (ja) * | 1983-08-10 | 1985-02-26 | Shoketsu Kinzoku Kogyo Co Ltd | 流体圧アクチュエ−タの安全装置 |
-
1981
- 1981-07-06 JP JP10518081A patent/JPS587845A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191365A (ja) * | 1983-04-15 | 1984-10-30 | Hitachi Ltd | 半導体装置 |
| JPH0475660B2 (ja) * | 1983-04-15 | 1992-12-01 | Hitachi Seisakusho Kk | |
| JPS6037404A (ja) * | 1983-08-10 | 1985-02-26 | Shoketsu Kinzoku Kogyo Co Ltd | 流体圧アクチュエ−タの安全装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JP3949251B2 (ja) | 静電気保護回路 | |
| EP0103306B1 (en) | Semiconductor protective device | |
| JP2001257366A (ja) | 半導体装置 | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JPS587845A (ja) | バイポ−ラ集積回路の保護回路 | |
| US5936284A (en) | Electrostatic discharge protection circuit and transistor | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPH09500761A (ja) | 半導体素子に使用される寄生的ｍｏｓトランジスタを有するパッド構造 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JPH01191472A (ja) | 静電破壊防止用素子 | |
| JPS6246987B2 (ja) | ||
| JP3017083B2 (ja) | 入出力保護回路 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH0422163A (ja) | 半導体回路の保護装置 | |
| JPS59189665A (ja) | 半導体装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JP3052462B2 (ja) | 半導体集積回路装置 | |
| JPH0738054A (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPS6355223B2 (ja) | ||
| JPS607763A (ja) | 半導体装置 |