JPS6246987B2 - - Google Patents
Info
- Publication number
- JPS6246987B2 JPS6246987B2 JP4861179A JP4861179A JPS6246987B2 JP S6246987 B2 JPS6246987 B2 JP S6246987B2 JP 4861179 A JP4861179 A JP 4861179A JP 4861179 A JP4861179 A JP 4861179A JP S6246987 B2 JPS6246987 B2 JP S6246987B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- internal circuit
- type diffusion
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 21
- 239000002184 metal Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置、特にバイポーラ集積
回路の劣化および破壊を防止するようにしたバイ
ポーラ集積回路のサージ防御回路に関するもので
ある。
回路の劣化および破壊を防止するようにしたバイ
ポーラ集積回路のサージ防御回路に関するもので
ある。
従来のバイポーラ集積回路においては、その回
路構成上、高インピーダンスとなつた端子部分が
外部に接続端子として取り出された場合、外部条
件の影響で誘導を受け、その端子電圧が異常に上
昇し、これがバイポーラ集積回路内部に導かれ回
路のPN接合部分を劣化させ、時には破壊に至ら
しめることがあつた。したがつて、前記半導体装
置を取り扱う場合、例えば、不注意に静電的に帯
電しやすい容器に入れて輸送したり、誘導により
サージ電圧を受けやすい状態下で前記半導体装置
を動作させた場合、高インピーダンス化された
PN接合部分の劣化を起し、極めてわずかの電力
によつて装置が破壊されてしまうという欠点があ
つた。
路構成上、高インピーダンスとなつた端子部分が
外部に接続端子として取り出された場合、外部条
件の影響で誘導を受け、その端子電圧が異常に上
昇し、これがバイポーラ集積回路内部に導かれ回
路のPN接合部分を劣化させ、時には破壊に至ら
しめることがあつた。したがつて、前記半導体装
置を取り扱う場合、例えば、不注意に静電的に帯
電しやすい容器に入れて輸送したり、誘導により
サージ電圧を受けやすい状態下で前記半導体装置
を動作させた場合、高インピーダンス化された
PN接合部分の劣化を起し、極めてわずかの電力
によつて装置が破壊されてしまうという欠点があ
つた。
この発明は上記した従来の欠点を除去するため
になされたもので、極めて簡単な手段によつて前
記したバイポーラ半導体装置に電気的保護部分を
設け、半導体装置の劣化および破壊を防止するこ
とを目的としたものである。以下この発明の実施
例を第１図、第２図により説明する。第１図、第
２図において、１はＰ型シリコン基板、２は前記
Ｐ型シリコン基板１に形成されたＮ型エピタキシ
ヤル成長層、３はＰ型拡散による分離領域、４は
Ｐ型拡散領域、５，６は電極取出し孔、７は金属
膜による接続電極で外部接続端子に接続される。
８は金属膜、９はＰ型拡散領域、１０，１１，１
２は電極取出し孔、１３はＮ型拡散領域、１４は
金属膜によるカソード電極、１５は前記金属膜８
に接続された金属膜、１６は金属膜によるベース
電極、１７はＮ型拡散による埋込層である。ま
た、１８はＰ型拡散領域、１９，２０，２１は電
極取出し孔、２２，２３はＮ型拡散領域、２４は
金属膜によるエミツタ電極、２５は金属膜による
コレクタ電極、２６はＮ型拡散による埋込層、２
７は酸化膜、２８は導電板からなる接地電極であ
る。さらにａ，ｂはサージ防御回路を示し、サー
ジ防御回路ａはＰ型拡散領域４により抵抗部を構
成し、Ｐ型シリコン基板１からの抵抗値を高める
ため、その下部にはＮ型拡散による埋込層は入れ
ていない。また、サージ防御回路ｂはＰ型拡散領
域９により抵抗体を構成し、この抵抗体をつつん
でいるＮ型エピタキシヤル成長層２は内部回路の
電源ラインに接続しておき、電源電圧に保持して
おく。さらに、ｃは上記した内部回路を示す。
になされたもので、極めて簡単な手段によつて前
記したバイポーラ半導体装置に電気的保護部分を
設け、半導体装置の劣化および破壊を防止するこ
とを目的としたものである。以下この発明の実施
例を第１図、第２図により説明する。第１図、第
２図において、１はＰ型シリコン基板、２は前記
Ｐ型シリコン基板１に形成されたＮ型エピタキシ
ヤル成長層、３はＰ型拡散による分離領域、４は
Ｐ型拡散領域、５，６は電極取出し孔、７は金属
膜による接続電極で外部接続端子に接続される。
８は金属膜、９はＰ型拡散領域、１０，１１，１
２は電極取出し孔、１３はＮ型拡散領域、１４は
金属膜によるカソード電極、１５は前記金属膜８
に接続された金属膜、１６は金属膜によるベース
電極、１７はＮ型拡散による埋込層である。ま
た、１８はＰ型拡散領域、１９，２０，２１は電
極取出し孔、２２，２３はＮ型拡散領域、２４は
金属膜によるエミツタ電極、２５は金属膜による
コレクタ電極、２６はＮ型拡散による埋込層、２
７は酸化膜、２８は導電板からなる接地電極であ
る。さらにａ，ｂはサージ防御回路を示し、サー
ジ防御回路ａはＰ型拡散領域４により抵抗部を構
成し、Ｐ型シリコン基板１からの抵抗値を高める
ため、その下部にはＮ型拡散による埋込層は入れ
ていない。また、サージ防御回路ｂはＰ型拡散領
域９により抵抗体を構成し、この抵抗体をつつん
でいるＮ型エピタキシヤル成長層２は内部回路の
電源ラインに接続しておき、電源電圧に保持して
おく。さらに、ｃは上記した内部回路を示す。
次に、この発明の動作について説明する。な
お、以下の説明ではサージ電圧が接続電極７に印
加され、内部回路ｃの部分が内部回路構成上、高
インピーダンスなるものと想定して説明を行う。
お、以下の説明ではサージ電圧が接続電極７に印
加され、内部回路ｃの部分が内部回路構成上、高
インピーダンスなるものと想定して説明を行う。
まず、接続電極７に正のサージ電圧が印加され
ると、Ｐ型拡散領域４を通してサージ電流が流
れ、Ｐ型拡散領域９にサージ電圧が印加される。
ここで、カソード電極１４により内部回路ｃの電
源に接続しておく関係上、Ｐ型拡散領域９からＮ
型拡散領域１３へPN接合部分を順方向ダイオー
ドとしてサージ電流が流れ、このサージ電流は内
部回路ｃの電源ラインを通つて電源インピーダン
スにより吸収される。つまり、Ｐ型拡散領域９の
電圧は内部回路ｃの電源電圧に上記順方向ダイオ
ードの電圧降下を加えた電圧にてクランプされる
ことになる。したがつて、ベース電極１６の電圧
はクランプされるから、内部回路ｃへサージ電流
が流れることが防御され内部回路ｃは保護され
る。
ると、Ｐ型拡散領域４を通してサージ電流が流
れ、Ｐ型拡散領域９にサージ電圧が印加される。
ここで、カソード電極１４により内部回路ｃの電
源に接続しておく関係上、Ｐ型拡散領域９からＮ
型拡散領域１３へPN接合部分を順方向ダイオー
ドとしてサージ電流が流れ、このサージ電流は内
部回路ｃの電源ラインを通つて電源インピーダン
スにより吸収される。つまり、Ｐ型拡散領域９の
電圧は内部回路ｃの電源電圧に上記順方向ダイオ
ードの電圧降下を加えた電圧にてクランプされる
ことになる。したがつて、ベース電極１６の電圧
はクランプされるから、内部回路ｃへサージ電流
が流れることが防御され内部回路ｃは保護され
る。
次に接続電極７に負のサージ電圧が印加された
場合について説明する。接続電極７に負のサージ
電圧が印加されると、負のサージ電圧はＰ型拡散
領域４、金属膜８，１５、Ｐ型拡散領域９を通り
ベース電極１６に伝えられる。ところが、サージ
電圧は各接合部分のブレークダウン電圧に比較し
て高電圧であるため、もつとも電位差が大きくな
る部分、つまりＰ型拡散領域４、Ｎ型エピタキシ
ヤル成長層２、Ｐ型シリコン基板１を通してサー
ジ電流が急激に流れる。その際、防御すべき内部
回路ｃのベース・エミツタ間にもサージ電圧が印
加されるが、Ｐ型拡散領域４，９による回路抵抗
があるため、各接合部分のブレークダウン時にお
ける動抵抗は、前記Ｐ型拡散領域４部分よりも大
きくなるため保護される。
場合について説明する。接続電極７に負のサージ
電圧が印加されると、負のサージ電圧はＰ型拡散
領域４、金属膜８，１５、Ｐ型拡散領域９を通り
ベース電極１６に伝えられる。ところが、サージ
電圧は各接合部分のブレークダウン電圧に比較し
て高電圧であるため、もつとも電位差が大きくな
る部分、つまりＰ型拡散領域４、Ｎ型エピタキシ
ヤル成長層２、Ｐ型シリコン基板１を通してサー
ジ電流が急激に流れる。その際、防御すべき内部
回路ｃのベース・エミツタ間にもサージ電圧が印
加されるが、Ｐ型拡散領域４，９による回路抵抗
があるため、各接合部分のブレークダウン時にお
ける動抵抗は、前記Ｐ型拡散領域４部分よりも大
きくなるため保護される。
以上説明したようにこの発明によれば、内部回
路構成上、高インピーダンスとなつて外部に取り
出された接続端子にサージ電圧が印加された場合
でも、このサージ電圧を降下せしめることができ
るので、外部条件に影響されずに内部回路のPN
接合を劣化、破壊から保護することができる利点
がある。
路構成上、高インピーダンスとなつて外部に取り
出された接続端子にサージ電圧が印加された場合
でも、このサージ電圧を降下せしめることができ
るので、外部条件に影響されずに内部回路のPN
接合を劣化、破壊から保護することができる利点
がある。
第１図はこの発明の一実施例を示す平面図、第
２図は第１図のＡ―Ａ線による断面図である。 図中、１はＰ型シリコン基板、２はＮ型エピタ
キシヤル成長層、３は分離領域、４，９，１８は
Ｐ型拡散領域、５，６，１０，１１，１２，１
９，２０，２１は電極取出し孔、７は接続電極、
８，１５は金属膜、１３，２２，２３はＮ型拡散
領域、１４はカソード電極、１６はベース電極、
１７，２６は埋込層、２４はエミツタ電極、２５
はコレクタ電極、２７は酸化膜、２８は接地電極
である。なお、図中の同一符号は同一または相当
部分を示す。
２図は第１図のＡ―Ａ線による断面図である。 図中、１はＰ型シリコン基板、２はＮ型エピタ
キシヤル成長層、３は分離領域、４，９，１８は
Ｐ型拡散領域、５，６，１０，１１，１２，１
９，２０，２１は電極取出し孔、７は接続電極、
８，１５は金属膜、１３，２２，２３はＮ型拡散
領域、１４はカソード電極、１６はベース電極、
１７，２６は埋込層、２４はエミツタ電極、２５
はコレクタ電極、２７は酸化膜、２８は接地電極
である。なお、図中の同一符号は同一または相当
部分を示す。
Claims (1)
- １ 内部回路構成上、高インピーダンスとなつた
端子部分が外部に接続端子として取り出されたバ
イポーラ集積回路において、前記接続端子と内部
回路との間に第１の抵抗体を挿入し、前記第１の
抵抗体を取りまくエピタキシヤル成長層と前記内
部回路の電源ラインを接続して前記第１の抵抗体
を取りまくエピタキシヤル成長層の電位を電源電
位に保ち、さらに前記第１の抵抗体の構成中、前
記内部回路とこの内部回路の電源ライン間に前記
第１の抵抗体を取りまくエピタキシヤル成長層と
前記第１の抵抗体とで形成されるPN接合ダイオ
ードを設け、前記内部回路に接続される第１の抵
抗体の他端に第２の抵抗体を直列に接続し、第２
の抵抗体の他端を外部接続用端子としこの第２の
抵抗体の下部に埋込層を設けない構造とし、かつ
これらの抵抗体とPN接合ダイオードを前記内部
回路と同一基板上に一体に構成したことを特徴と
するバイポーラ集積回路のサージ防御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4861179A JPS55140263A (en) | 1979-04-19 | 1979-04-19 | Surge preventive circuit for bipolar integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4861179A JPS55140263A (en) | 1979-04-19 | 1979-04-19 | Surge preventive circuit for bipolar integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140263A JPS55140263A (en) | 1980-11-01 |
| JPS6246987B2 true JPS6246987B2 (ja) | 1987-10-06 |
Family
ID=12808196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4861179A Granted JPS55140263A (en) | 1979-04-19 | 1979-04-19 | Surge preventive circuit for bipolar integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55140263A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842266A (ja) * | 1981-09-07 | 1983-03-11 | Nec Corp | 半導体集積回路装置 |
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
-
1979
- 1979-04-19 JP JP4861179A patent/JPS55140263A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55140263A (en) | 1980-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352896B1 (en) | ESD protection circuitry for bipolar processes | |
| US7009256B2 (en) | Semiconductor over-voltage protection structure for integrated circuit and for diode | |
| US6621126B2 (en) | Multifinger silicon controlled rectifier structure for electrostatic discharge protection | |
| US5212618A (en) | Electrostatic discharge clamp using vertical NPN transistor | |
| JPH10209377A (ja) | 静電気保護回路 | |
| US5274524A (en) | Programmable protection circuit and its monolithic manufacturing | |
| EP0103306B1 (en) | Semiconductor protective device | |
| US4426658A (en) | IC With protection against reversed power supply | |
| US4103181A (en) | Monolithic integrated transistor and protective circuit therefor | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| JPS5967670A (ja) | 半導体装置 | |
| EP0564473B1 (en) | Electrostatic discharge protection device | |
| US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
| US6768176B1 (en) | Electrostatic discharge protection circuit | |
| JPS62183184A (ja) | Ｍｏｓ型集積回路 | |
| EP0730300A1 (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| JPS6246987B2 (ja) | ||
| EP0520701B1 (en) | An integrated solution to high voltage load dump conditions | |
| JPH05267588A (ja) | 半導体保護装置 | |
| JPS5916413B2 (ja) | 半導体装置 | |
| JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
| JPS59189665A (ja) | 半導体装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPH06120412A (ja) | 半導体保護装置 |