JPS5875246A - ジヨセフソン効果を用いた加算和信号発生回路 - Google Patents
ジヨセフソン効果を用いた加算和信号発生回路Info
- Publication number
- JPS5875246A JPS5875246A JP56174319A JP17431981A JPS5875246A JP S5875246 A JPS5875246 A JP S5875246A JP 56174319 A JP56174319 A JP 56174319A JP 17431981 A JP17431981 A JP 17431981A JP S5875246 A JPS5875246 A JP S5875246A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- input
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/381—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using cryogenic components, e.g. Josephson gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョセフソン効果を用いた浦埋果槓回路で構成
式！シる加！［器に関する。
式！シる加！［器に関する。
ジョセフソン接合により構成されるスイッチング・ゲー
ト回路ｅよ低消費心力、高速スイッチング特性をにして
おり、油々の論理回路、例えばカロ算器等を、該ンヨセ
フソン接合ゲート回路で構成した場−片、極めて・１連
の演募辿友をもっ集積回路が ″□゛爽現で
きる口］能注がある。
ト回路ｅよ低消費心力、高速スイッチング特性をにして
おり、油々の論理回路、例えばカロ算器等を、該ンヨセ
フソン接合ゲート回路で構成した場−片、極めて・１連
の演募辿友をもっ集積回路が ″□゛爽現で
きる口］能注がある。
いま２つのＮビット２進数λ（４＝ＩＡＭ−１１・・・
Ａ２１人、）とＢ （ＨＮｒ ＢＮ −１１１１，Ｂｔ
ｔ １３Ｉ）の和を作る半加算器、および全加算器を
考える。ｉＱ ロ静目のビットの半加算器の相イ３号８
ｎ、桁上げｌｉｉ号ｃｎは２進齋文Ａ、ＩＩの第＋１ｆ
ｊｊ目のビットであるＡｎ 、 Ｂ ｎとから生成され
る。その、１ｉｌｔＪ！ｌＩ式はで表わすことができる
。一方第ｎ ａ ＋」のビットの全加算器の相信号Ｓｎ
、桁上げ侶弓Ｃｎ、よＡｎ、ＩＪｎと第ｎ−ＩＩ目のビ
ットの桁上げ信号Ｃ（１ｔとから生成され、その論理式
は、 と表わすことができる。ここでＡ １１［有］Ｂ１１
は排他的論理和、叩ちＡｎＢｎ ＋ＢｎＡｎを示す。
Ａ２１人、）とＢ （ＨＮｒ ＢＮ −１１１１，Ｂｔ
ｔ １３Ｉ）の和を作る半加算器、および全加算器を
考える。ｉＱ ロ静目のビットの半加算器の相イ３号８
ｎ、桁上げｌｉｉ号ｃｎは２進齋文Ａ、ＩＩの第＋１ｆ
ｊｊ目のビットであるＡｎ 、 Ｂ ｎとから生成され
る。その、１ｉｌｔＪ！ｌＩ式はで表わすことができる
。一方第ｎ ａ ＋」のビットの全加算器の相信号Ｓｎ
、桁上げ侶弓Ｃｎ、よＡｎ、ＩＪｎと第ｎ−ＩＩ目のビ
ットの桁上げ信号Ｃ（１ｔとから生成され、その論理式
は、 と表わすことができる。ここでＡ １１［有］Ｂ１１
は排他的論理和、叩ちＡｎＢｎ ＋ＢｎＡｎを示す。
上式より相信号Ｓｒｔは排他的論理和回路にエリ構成で
きることがわかる。排他的論理和回路をＪ４現１−るに
あたっては１■速動作が可能なこと、低消費電力特性で
あることはもちろん、デバイス構造が曲りかっ５− チップ上で占める簡積が小さく集積化が可能なこと、動
作マージンが広いこと、ファン・アウト能力の大なるこ
と等も考えて設計しなければならない。
きることがわかる。排他的論理和回路をＪ４現１−るに
あたっては１■速動作が可能なこと、低消費電力特性で
あることはもちろん、デバイス構造が曲りかっ５− チップ上で占める簡積が小さく集積化が可能なこと、動
作マージンが広いこと、ファン・アウト能力の大なるこ
と等も考えて設計しなければならない。
本発明の１的はＦ記条件を満足するジョセフソン効果を
用いた加算相信号発生回路を提供することにある。
用いた加算相信号発生回路を提供することにある。
本発明によれば複７藺のジョセフソン屓会と、これらを
電気的に結合するインダクタンスとよりなるループ回路
を流れるゲート電流の嘔が＋ｌａ＊、これと磁気的に結
合する２不の入力端子ｔｃより制御することで、該ルー
プ回路７″４′￥！を圧状態から電圧状態に遷移ぜせ、
該ループ回路のゲート電流路に接続された出刃線路にゲ
ート′ｔＩＬ流を注入するゲート回路を複数個用いて構
成される集積回路において、第１の人力信号の否定Ａ、
＃よび第２の人力宮号Ｂにそ！Ｌぞ゛れ対応する人力ａ
ｂｉｔの債Ａ−８の１埋演算を行なう第１のゲート回
路の出力端子と、前記第２の入力匿号の否ボ石、および
＝＋ｊ記第ｌの人力１ｇ号Ａにそれぞれ対応する入力電
流の槓６一 Ａ−Ｂの論理演算を行なう第２のゲート回路の出力端子
とを抵抗を介して接続し、該抵抗には抵抗で終端された
出力線路を接続したこと全特徴とするジョセ・フソン効
果ｒ用いた加厚相信号発生回路が得られる。さらに本発
明によれば前記ゲート回路を複数個用いて構成される集
４★回路に４３いて、第１の入力信号の否定Ａ、ｊｔよ
び第２の入力１ｄ号Ｂにそｔしぞれ対応する入力電流の
積Ａ−１’ｌの論理演疼を行なう第１のゲート回路の出
力端子と、前記第２の入力信号の否定Ｊ３、および前Ａ
ｊＪｌの入力信号ＡｒｃそれぞＩＬ対応する入力電流の
績Ａ・１１の論理演算を０なう第２のゲート回路の出力
端子とを抵抗を介して接続し、該抵抗（・こは」」（仇
で終端されるとともに、哨３のゲート回１１′６の人力
’ｄ（６ｔＥ ’４の挿入さｎた第１の出力線路を接続
し、前ｉ己Ｊ１６よび第２の人力１ｎ号ＡおよびＢにそ
れぞれ対応する人力１区流の積Ａ−ＩＪの論Ｊａ！演痒
を行なう市４のゲート回路の出力端子と前記、Ｉｔの人
ブ月ば′Ｓｊの否定Ａ、および前記第２の人力信号の一
１定１３にそれぞれ対応する入力電流の積Ａ 、 Ｈの
１−理演算金行なう第５のゲート回路の出力端子とを抵
抗を介して接続し、該抵抗には抵抗で終端されるととも
に、第６のゲート回路の入力電流路の挿入された第２の
出刃線路と接続し、第１の出力線路を流れるｉｌＩ流と
、第３の入力信号の否定Ｃに対応する入力電流の積の論
理演算を行なう前記第３のゲート回路の出力端子と、第
２の出力線路を流れる電流と、１ｉｉＪ記第３の入力信
号Ｃに対応する入力端子の積の鍮理演疼を行なう前記第
６のゲート回路の出力端子とを抵抗を介して接続し、該
抵抗には抵抗で終端された出力線路を接続したことを特
徴とする第２の加痙相信号元生回路が得られる。前記本
発明において前記第１および第２の加Ｊｉ［４ａ信号発
生回路においで、ゲート電流の臨界値の入力端子に対す
る制御特性が、入力′底流の極性に対し非対称であるゲ
ート回路が使用される。
電気的に結合するインダクタンスとよりなるループ回路
を流れるゲート電流の嘔が＋ｌａ＊、これと磁気的に結
合する２不の入力端子ｔｃより制御することで、該ルー
プ回路７″４′￥！を圧状態から電圧状態に遷移ぜせ、
該ループ回路のゲート電流路に接続された出刃線路にゲ
ート′ｔＩＬ流を注入するゲート回路を複数個用いて構
成される集積回路において、第１の人力信号の否定Ａ、
＃よび第２の人力宮号Ｂにそ！Ｌぞ゛れ対応する人力ａ
ｂｉｔの債Ａ−８の１埋演算を行なう第１のゲート回
路の出力端子と、前記第２の入力匿号の否ボ石、および
＝＋ｊ記第ｌの人力１ｇ号Ａにそれぞれ対応する入力電
流の槓６一 Ａ−Ｂの論理演算を行なう第２のゲート回路の出力端子
とを抵抗を介して接続し、該抵抗には抵抗で終端された
出力線路を接続したこと全特徴とするジョセ・フソン効
果ｒ用いた加厚相信号発生回路が得られる。さらに本発
明によれば前記ゲート回路を複数個用いて構成される集
４★回路に４３いて、第１の入力信号の否定Ａ、ｊｔよ
び第２の入力１ｄ号Ｂにそｔしぞれ対応する入力電流の
積Ａ−１’ｌの論理演疼を行なう第１のゲート回路の出
力端子と、前記第２の入力信号の否定Ｊ３、および前Ａ
ｊＪｌの入力信号ＡｒｃそれぞＩＬ対応する入力電流の
績Ａ・１１の論理演算を０なう第２のゲート回路の出力
端子とを抵抗を介して接続し、該抵抗（・こは」」（仇
で終端されるとともに、哨３のゲート回１１′６の人力
’ｄ（６ｔＥ ’４の挿入さｎた第１の出力線路を接続
し、前ｉ己Ｊ１６よび第２の人力１ｎ号ＡおよびＢにそ
れぞれ対応する人力１区流の積Ａ−ＩＪの論Ｊａ！演痒
を行なう市４のゲート回路の出力端子と前記、Ｉｔの人
ブ月ば′Ｓｊの否定Ａ、および前記第２の人力信号の一
１定１３にそれぞれ対応する入力電流の積Ａ 、 Ｈの
１−理演算金行なう第５のゲート回路の出力端子とを抵
抗を介して接続し、該抵抗には抵抗で終端されるととも
に、第６のゲート回路の入力電流路の挿入された第２の
出刃線路と接続し、第１の出力線路を流れるｉｌＩ流と
、第３の入力信号の否定Ｃに対応する入力電流の積の論
理演算を行なう前記第３のゲート回路の出力端子と、第
２の出力線路を流れる電流と、１ｉｉＪ記第３の入力信
号Ｃに対応する入力端子の積の鍮理演疼を行なう前記第
６のゲート回路の出力端子とを抵抗を介して接続し、該
抵抗には抵抗で終端された出力線路を接続したことを特
徴とする第２の加痙相信号元生回路が得られる。前記本
発明において前記第１および第２の加Ｊｉ［４ａ信号発
生回路においで、ゲート電流の臨界値の入力端子に対す
る制御特性が、入力′底流の極性に対し非対称であるゲ
ート回路が使用される。
以下、本発明を図面を用いて詳述する。
第１図および第２図は本発明に用いられるゲート回路全
説明するだめの図である。第１図（ａ）は同一の＃Ａ界
電電流値有する２つのンヨセフソン接合１１．１２と、
これらを電気的に結合するインダクタンス１３とからな
るループ回路のゲート電流Ｉｇの臨界電流値Ｉｍ金、こ
ｎと磁気１？Ｊに結合する入力を流Ｉｃにより制御する
こと−Ｃ，該ループ回路を電圧状態に還移させ、該ルー
プ回路のゲート電流路１４に接続された出力線路１５ｉ
ζゲート電流を注入するゲート回路でインターフェロメ
タ−・ゲート回路と呼ばれる。図において１６．１７は
人力ｉｌｔ流路である。本図のインターフェロメタ−・
ゲート回路ではゲート電流■ｇはインダクタンス１３の
インダクタンス値りを２等分する点に供給される。
説明するだめの図である。第１図（ａ）は同一の＃Ａ界
電電流値有する２つのンヨセフソン接合１１．１２と、
これらを電気的に結合するインダクタンス１３とからな
るループ回路のゲート電流Ｉｇの臨界電流値Ｉｍ金、こ
ｎと磁気１？Ｊに結合する入力を流Ｉｃにより制御する
こと−Ｃ，該ループ回路を電圧状態に還移させ、該ルー
プ回路のゲート電流路１４に接続された出力線路１５ｉ
ζゲート電流を注入するゲート回路でインターフェロメ
タ−・ゲート回路と呼ばれる。図において１６．１７は
人力ｉｌｔ流路である。本図のインターフェロメタ−・
ゲート回路ではゲート電流■ｇはインダクタンス１３の
インダクタンス値りを２等分する点に供給される。
第１ｇ１ｆｂＪは該インターフェロメタ−・ゲート回・
路の制御特性を示したもので、縦軸は零竜庄状態より
電圧状態にＪｉ１移するゲート１流の臨界値、横軸は２
本の入力＆を路に流れる入力端子の総和である。θ）か
るインター７エｐメタ−〇ゲート回路においては、制御
ｖｉ性は入力ＩＩｔ流Ｉｃにｉｆし、ψ。／Ｌ（ここで
ψ。は磁束量子）を周期とする周期関数となる。本ゲー
ト回路は人力′−流Ｉｃの４１１！性に９− 関し対称な制＃特性を有している。
路の制御特性を示したもので、縦軸は零竜庄状態より
電圧状態にＪｉ１移するゲート１流の臨界値、横軸は２
本の入力＆を路に流れる入力端子の総和である。θ）か
るインター７エｐメタ−〇ゲート回路においては、制御
ｖｉ性は入力ＩＩｔ流Ｉｃにｉｆし、ψ。／Ｌ（ここで
ψ。は磁束量子）を周期とする周期関数となる。本ゲー
ト回路は人力′−流Ｉｃの４１１！性に９− 関し対称な制＃特性を有している。
第２図（ａ）は同一の臨界電流値を有する２つのジョセ
フソン接合よりなるインターフェロメタ−・ゲート回路
で、ゲート電流■ｇはインダクタンス１３のインダクタ
ンス値をＬｓ、Ｌ２ （Ｌ１％Ｌ２ ）と不等分に分け
る点に供ｌ＆される。痛２図（ｌ＞）は第２図（ａ）ｆ
（示すインター７エｐメタ−・ゲート回路の制御特性を
示したもので入力電流Ｉｃの極性に関し、非対称な特注
金有している。
フソン接合よりなるインターフェロメタ−・ゲート回路
で、ゲート電流■ｇはインダクタンス１３のインダクタ
ンス値をＬｓ、Ｌ２ （Ｌ１％Ｌ２ ）と不等分に分け
る点に供ｌ＆される。痛２図（ｌ＞）は第２図（ａ）ｆ
（示すインター７エｐメタ−・ゲート回路の制御特性を
示したもので入力電流Ｉｃの極性に関し、非対称な特注
金有している。
非対称な制御特注を有するインターフェロメタ−・ゲー
ト回路を得るのに第２図ｔａ）においてはインダクタン
ス１３のインダクタンス値を不等分に分ける点にゲート
底流を供給する方法を示したが、異なる臨界直流値を有
するジョセフソン接合を用いＣ、インターフェロメタ−
・ゲート回路ｆ、構成しても非対称な制御特性を有する
ゲート回路が得られる。
ト回路を得るのに第２図ｔａ）においてはインダクタン
ス１３のインダクタンス値を不等分に分ける点にゲート
底流を供給する方法を示したが、異なる臨界直流値を有
するジョセフソン接合を用いＣ、インターフェロメタ−
・ゲート回路ｆ、構成しても非対称な制御特性を有する
ゲート回路が得られる。
なお、４１．Δ、■２図においては２つのジョセフソン
接合１１．１２に用いたインター７エーメター・ゲート
回路を示したが、ジ、セフンン接合ｌＯ− の数は２つに限る必要はなく、一般に複数個のジョセフ
ソン接合、これらを電気的に結合するインダクタンス、
および該インダクタンスと磁気的に結合する入力端子路
から構成されるゲート回路をインターフェロメタ−・ゲ
ート回路と呼ぶ。以下の説明では、これらゲート回路は
第３図のように表不する。図において、２０．２１は入
力端子路、２２はゲート電流路、２３は出力線路をボす
。該ゲート回路においては、出力端子２３に接続される
出力線路に出力電流としてゲート電流Ｉｇが流れている
状態を論理ｌに、またゲート回路が零電圧状態にあり、
出力線路に出力電流が流れていない状態を論理０に対応
させる。
接合１１．１２に用いたインター７エーメター・ゲート
回路を示したが、ジ、セフンン接合ｌＯ− の数は２つに限る必要はなく、一般に複数個のジョセフ
ソン接合、これらを電気的に結合するインダクタンス、
および該インダクタンスと磁気的に結合する入力端子路
から構成されるゲート回路をインターフェロメタ−・ゲ
ート回路と呼ぶ。以下の説明では、これらゲート回路は
第３図のように表不する。図において、２０．２１は入
力端子路、２２はゲート電流路、２３は出力線路をボす
。該ゲート回路においては、出力端子２３に接続される
出力線路に出力電流としてゲート電流Ｉｇが流れている
状態を論理ｌに、またゲート回路が零電圧状態にあり、
出力線路に出力電流が流れていない状態を論理０に対応
させる。
かかるゲート回路の動作は以下の説明の如くである。第
１図ｔｂ）、第２図（ｈ）に８いて、入力１８号Ａ。
１図ｔｂ）、第２図（ｈ）に８いて、入力１８号Ａ。
Ｂがともに論理０、従って入力線路には２本とも入力端
子が流れていぽい状態は図中２４で、また入力信号Ａ、
Ｈのどぢらかが論理１（ｉ）状態、叩′ら一本だけ人力
線路に入力電流Ｉｃ１が流れている状態は図中２５で表
わされ、該ゲート回路はどちらも零区圧状態、従って出
力信号Ｆは論４ｏの状態となる。人力直号Ａ、Ｂどちら
も論理ｌの状態は図中２６で表わされ、該ゲート回路は
電圧状態に遷移し、出力信号Ｆは論理１の状態となる。
子が流れていぽい状態は図中２４で、また入力信号Ａ、
Ｈのどぢらかが論理１（ｉ）状態、叩′ら一本だけ人力
線路に入力電流Ｉｃ１が流れている状態は図中２５で表
わされ、該ゲート回路はどちらも零区圧状態、従って出
力信号Ｆは論４ｏの状態となる。人力直号Ａ、Ｂどちら
も論理ｌの状態は図中２６で表わされ、該ゲート回路は
電圧状態に遷移し、出力信号Ｆは論理１の状態となる。
以上の説明から該ゲート回路は槍の論理演算人・Ｂを行
なうことがわかる。
なうことがわかる。
第４図は本発明のジョセフンン効果を用いた加算相信号
発生回路より詳しくは半加算和佃号発生回路の一芙施例
を示す図面でＳ ｎ：＝ Ａ Ｈ［有］Ｂｎ Ｏ論理演
算を行なう。人力信号Ａｎと人力信号Ｂｎの否定Ｂ、に
対応する入力端子の流れる２本の線路３０．３１には積
の論理演淳を行なうインター７エｐメタ−・ゲート回路
３２の人力′ＨＬ流路３３゜３４が挿入された後、終端
抵抗３５．３６に接続される。人力信号Ｂｎと入力信号
Ａｎの否定ＡＨに対応する人力電流の流几る２不の線路
３７．３８には積の論理演算を行なうインター７エｐメ
タ−・ゲート回路３９０入力電流路４０．４１が押入さ
４え後、終、工、４゜、４３，１ケ。４１□４．゛□イ
ンターフェｐメター・ゲート回路３２．３９の出力端子
４４．４５は互いに抵抗４６を介して接続され、さらに
抵抗４６にはそれぞれ抵１ｊＬ４７ 。
発生回路より詳しくは半加算和佃号発生回路の一芙施例
を示す図面でＳ ｎ：＝ Ａ Ｈ［有］Ｂｎ Ｏ論理演
算を行なう。人力信号Ａｎと人力信号Ｂｎの否定Ｂ、に
対応する入力端子の流れる２本の線路３０．３１には積
の論理演淳を行なうインター７エｐメタ−・ゲート回路
３２の人力′ＨＬ流路３３゜３４が挿入された後、終端
抵抗３５．３６に接続される。人力信号Ｂｎと入力信号
Ａｎの否定ＡＨに対応する人力電流の流几る２不の線路
３７．３８には積の論理演算を行なうインター７エｐメ
タ−・ゲート回路３９０入力電流路４０．４１が押入さ
４え後、終、工、４゜、４３，１ケ。４１□４．゛□イ
ンターフェｐメター・ゲート回路３２．３９の出力端子
４４．４５は互いに抵抗４６を介して接続され、さらに
抵抗４６にはそれぞれ抵１ｊＬ４７ 。
４８で終端された出力線ｉ４９，５０が接続される。本
実施例の和信号発生回路に用いら／Ｌるインター７エロ
メター・ゲート回路には１！ｇ２図に示した人力′電流
の極性に対し、非対称な同情１４１￥性を・ｂつ２つの
ジ、セ７ンン接合を用いたインター７エｐメタ−・ゲー
ト回路が採用される。
実施例の和信号発生回路に用いら／Ｌるインター７エロ
メター・ゲート回路には１！ｇ２図に示した人力′電流
の極性に対し、非対称な同情１４１￥性を・ｂつ２つの
ジ、セ７ンン接合を用いたインター７エｐメタ−・ゲー
ト回路が採用される。
本実施例のジョセフンン効果を用いた相１ｄ号発生回路
の動作は以下の如くである。積の論理演算を行なう前記
インター７エｐメタ−・ゲート回路３２．３９の出方端
子４４．４５にはそノＬぞれ出力信号Ａｎ−Ｂｎ、Ａｎ
・Ｂｎ に対応する出方直流が流れる。出力端子４４．
４５を結ぶ＋ｉｉｌ ｎｄ也抗４６を前記終端抵抗４７
．４８よりも十分小さな抵尻値をもつように設計して６
けば、前記ゲート回路３２．３９のどちらかが′電圧状
態にＪ１１移したｍ甘、出力電流Ｖよ前＝ｅ低抵抗６を
４す、他方のゲート回１．１ｃ注入され、そのゲート回
路を１区圧状悪に遷移させる。この結果、前記ゲート回
路３２．３９のτＮ１３− 両方のゲート電流’ｇ１が出力線路４９．５０を通って
、終端抵抗４７．４８に流れ込み、該出力線路４９．５
０に入力信号Ａｎ 、 ＢＨの排他的論理和Ａｎ−Ｂｎ
十Ａｎ−Ｂｎが出力信号として現われることになる。
の動作は以下の如くである。積の論理演算を行なう前記
インター７エｐメタ−・ゲート回路３２．３９の出方端
子４４．４５にはそノＬぞれ出力信号Ａｎ−Ｂｎ、Ａｎ
・Ｂｎ に対応する出方直流が流れる。出力端子４４．
４５を結ぶ＋ｉｉｌ ｎｄ也抗４６を前記終端抵抗４７
．４８よりも十分小さな抵尻値をもつように設計して６
けば、前記ゲート回路３２．３９のどちらかが′電圧状
態にＪ１１移したｍ甘、出力電流Ｖよ前＝ｅ低抵抗６を
４す、他方のゲート回１．１ｃ注入され、そのゲート回
路を１区圧状悪に遷移させる。この結果、前記ゲート回
路３２．３９のτＮ１３− 両方のゲート電流’ｇ１が出力線路４９．５０を通って
、終端抵抗４７．４８に流れ込み、該出力線路４９．５
０に入力信号Ａｎ 、 ＢＨの排他的論理和Ａｎ−Ｂｎ
十Ａｎ−Ｂｎが出力信号として現われることになる。
上記の動作において、ゲート回路３２が電圧状態になる
ときはＡｎ−Ｂｎ ＝ １、押ちＡｌｌ ＝ｌ 、 Ｂ
ｎ同の論理状態のときなので、他方のゲート回路３９
の入力信号Ａｎ、Ｂｎ はともに論理Ｏの状態となって
いる。一方、逆にゲート回路３９が電圧状態に遷移する
ときは、ゲート回路３２０入方は、同様の理由でともに
論理０の状態となっている。
ときはＡｎ−Ｂｎ ＝ １、押ちＡｌｌ ＝ｌ 、 Ｂ
ｎ同の論理状態のときなので、他方のゲート回路３９
の入力信号Ａｎ、Ｂｎ はともに論理Ｏの状態となって
いる。一方、逆にゲート回路３９が電圧状態に遷移する
ときは、ゲート回路３２０入方は、同様の理由でともに
論理０の状態となっている。
従って前記抵抗４６を通じてゲート電流の注入されるゲ
ート回路の動作は第２図（ｂ）の矢印５１で衣わさｊ’
Ｌる。前述の説明より、同図に破線で示した矢印５２の
状ｔＪｌ＃はめり４ないので、非対称な制御特性會６つ
ゲート回路ｒ抹用することにより、前記抵抗４６を介し
て注入さルるゲート電流に対するゲート回路の感度を上
げることができ、動作マージンの広い、ｌｌ！１１通勤
作の可能なゲート回１４− 路を実現することができる。
ート回路の動作は第２図（ｂ）の矢印５１で衣わさｊ’
Ｌる。前述の説明より、同図に破線で示した矢印５２の
状ｔＪｌ＃はめり４ないので、非対称な制御特性會６つ
ゲート回路ｒ抹用することにより、前記抵抗４６を介し
て注入さルるゲート電流に対するゲート回路の感度を上
げることができ、動作マージンの広い、ｌｌ！１１通勤
作の可能なゲート回１４− 路を実現することができる。
またインターフェロメタ−・ゲート回路３２゜３９が終
端抵抗４７．４８よりも十分小さな抵抗値をもつ、前記
抵抗４６を介して直接、ゲート電流を注入する形で接続
さルているため、前記ゲート回路３２．３９の一方が電
圧状態に遷移し、続いて他方のゲート回路を′電圧状態
に遷移させ、出力線路４９．５０に出力電流が現われる
に愛する時間は本州信号発生回路が２ゲ一ト分の構成に
も〃）かわらず、施んどｌゲート分の時間遅れしか生じ
ない。さらに該ゲート回路に積の論理を行なわさせるた
め、ｌ核ゲート回路のインダクタンスをψ。／Ｉｍ （
ｉｍのゲート回路を構成するジョセフソン接合の臨界−
流値の＋Ｕ）に比べ、小さく取ることができる。このた
め、該ゲート１可路のチップ上で占める面積を小さくで
きるばかりか、ファン・アウト遅延時間も小さくできる
。上記の理由により４−めで高速な動作の可能な和信号
発生回路が実現できることになる。
端抵抗４７．４８よりも十分小さな抵抗値をもつ、前記
抵抗４６を介して直接、ゲート電流を注入する形で接続
さルているため、前記ゲート回路３２．３９の一方が電
圧状態に遷移し、続いて他方のゲート回路を′電圧状態
に遷移させ、出力線路４９．５０に出力電流が現われる
に愛する時間は本州信号発生回路が２ゲ一ト分の構成に
も〃）かわらず、施んどｌゲート分の時間遅れしか生じ
ない。さらに該ゲート回路に積の論理を行なわさせるた
め、ｌ核ゲート回路のインダクタンスをψ。／Ｉｍ （
ｉｍのゲート回路を構成するジョセフソン接合の臨界−
流値の＋Ｕ）に比べ、小さく取ることができる。このた
め、該ゲート１可路のチップ上で占める面積を小さくで
きるばかりか、ファン・アウト遅延時間も小さくできる
。上記の理由により４−めで高速な動作の可能な和信号
発生回路が実現できることになる。
第５図は本発明のジョセフソン効果を用いた〃口Ｉ相信
号発生回路、より詳しくヲ・よ、全卵＃＋ｕ信号発生回
路の一実施例を示す図面で８ｎ”（ＡｎΦＢｎ）■ｃｎ
の論理演算を行なう。人力イバ号ＡＨに対応する入
力端子の流れる線路５３１Ｃは償の論理演算を行なうイ
ンターフェロメタ−・ゲート回路５４゜５５０入力端子
路５６．５７が挿入された鎌、終端抵抗５８に接続され
る。人力信号Ｂｎに対応する入力端子の流れる線路５９
には積の論Ｉ４演銀を行なうインターフェロメタ−・ゲ
ート回路５５゜６００人力１ｊｔｖｔ路６１ 、’ ６
２が挿入された後、終端抵抗６３に接続さ／’Ｌる。人
力１百号Ａｎの否定Ａｎ に対応する入力Ｋｍの流れる
＆ｌ回路４には積の論理演算を行なうインターフェロメ
タ−ゲート１可路６０．６５の人力電流路６６．６７が
挿入された後、終端抵抗６８に接続される。また人力信
号ａｎの否定Ｂｎに対応する入力電流の流れる線路６９
には槓の論理演算を行なうインターフ、ｐメタ−・ゲー
ト回路５４．６５の人力電流−、！！Ｉ７０゜７１が挿
入された俊、経ＩＩｉ！砥抗７２に接続さｎる。
号発生回路、より詳しくヲ・よ、全卵＃＋ｕ信号発生回
路の一実施例を示す図面で８ｎ”（ＡｎΦＢｎ）■ｃｎ
の論理演算を行なう。人力イバ号ＡＨに対応する入
力端子の流れる線路５３１Ｃは償の論理演算を行なうイ
ンターフェロメタ−・ゲート回路５４゜５５０入力端子
路５６．５７が挿入された鎌、終端抵抗５８に接続され
る。人力信号Ｂｎに対応する入力端子の流れる線路５９
には積の論Ｉ４演銀を行なうインターフェロメタ−・ゲ
ート回路５５゜６００人力１ｊｔｖｔ路６１ 、’ ６
２が挿入された後、終端抵抗６３に接続さ／’Ｌる。人
力１百号Ａｎの否定Ａｎ に対応する入力Ｋｍの流れる
＆ｌ回路４には積の論理演算を行なうインターフェロメ
タ−ゲート１可路６０．６５の人力電流路６６．６７が
挿入された後、終端抵抗６８に接続される。また人力信
号ａｎの否定Ｂｎに対応する入力電流の流れる線路６９
には槓の論理演算を行なうインターフ、ｐメタ−・ゲー
ト回路５４．６５の人力電流−、！！Ｉ７０゜７１が挿
入された俊、経ＩＩｉ！砥抗７２に接続さｎる。
インター７エロメター・ゲート回路５４．６０の出力端
子７３．７４は抵抗７５を介して接続さル、該抵抗７５
には、抵抗７６．７７で終端さｉした出力線路７８．７
９が接続される。シ出力線路７８には積の論理演算を行
なうインター７エｐメタ−・ゲート回路８０の入力電流
路８１が挿入される。
子７３．７４は抵抗７５を介して接続さル、該抵抗７５
には、抵抗７６．７７で終端さｉした出力線路７８．７
９が接続される。シ出力線路７８には積の論理演算を行
なうインター７エｐメタ−・ゲート回路８０の入力電流
路８１が挿入される。
インターフェルメタ−・ゲート回路５５．６５の出力端
子８２．８３は抵抗８４を介しＣ接続され、該抵抗８４
には、抵抗８５．８６で終端される出力線路８７．８８
が接続される。該出力線路８７には槓の論理演算を行な
うインターフェロメタ−・ゲート回路８９０入力端子路
９０が押入さｒＬる。
子８２．８３は抵抗８４を介しＣ接続され、該抵抗８４
には、抵抗８５．８６で終端される出力線路８７．８８
が接続される。該出力線路８７には槓の論理演算を行な
うインターフェロメタ−・ゲート回路８９０入力端子路
９０が押入さｒＬる。
入力信号Ｃｎに対応する人力電流の流れる似路９１には
前記インターフェロメタ−・ゲート回路８９０入力端子
路９２が押入された後、抵抗９３で終端される。また入
力信号Ｃｎの否定Ｃｎに対応する入力電流の流れる線路
９４には前ｄ己インター７エρメタ−・ゲート回路８０
の入力＊５１ｇ９ｓが挿入された後、抵抗９６で終端さ
ＩＬる。インターフェロメタ−・ゲート回路８０．８９
の出力端子９７．９８は抵抗９９を介して接続され、該
抵１７− 抗９９は、抵抗１００．１０１で終端された出力線路１
０２、１０３が接続される。
前記インターフェロメタ−・ゲート回路８９０入力端子
路９２が押入された後、抵抗９３で終端される。また入
力信号Ｃｎの否定Ｃｎに対応する入力電流の流れる線路
９４には前ｄ己インター７エρメタ−・ゲート回路８０
の入力＊５１ｇ９ｓが挿入された後、抵抗９６で終端さ
ＩＬる。インターフェロメタ−・ゲート回路８０．８９
の出力端子９７．９８は抵抗９９を介して接続され、該
抵１７− 抗９９は、抵抗１００．１０１で終端された出力線路１
０２、１０３が接続される。
本実施例の加算回路の動作は、以下の如くである。第４
図に示した実施例で説明した動作Ｖこより、前記出力線
路７８にシよ出力信号Ｆｎ＝Ａｎ−ＢＨ＋ＡＨ−Ｂ ｎ
＝ Ａｒｌ■Ｂｎが、また前記出力線路８７には前記出
力信号Ｆｎの否定Ｆｎ＝Ａｎ−Ｂｎ ＋Ａｎ−ＢＨがそ
れぞれ出力電流として流れる。従って出力線路１０２．
１０３には前記出力信号ｐｎと人力信号ＣＯとの排他的
論理相信号Ｆｎ■Ｃｎが、坤ち該加算回路の相信号Ｓ
ｎ” （Ａｒｌ■Ｂ、）■Ｃｎが鍔られる。
図に示した実施例で説明した動作Ｖこより、前記出力線
路７８にシよ出力信号Ｆｎ＝Ａｎ−ＢＨ＋ＡＨ−Ｂ ｎ
＝ Ａｒｌ■Ｂｎが、また前記出力線路８７には前記出
力信号Ｆｎの否定Ｆｎ＝Ａｎ−Ｂｎ ＋Ａｎ−ＢＨがそ
れぞれ出力電流として流れる。従って出力線路１０２．
１０３には前記出力信号ｐｎと人力信号ＣＯとの排他的
論理相信号Ｆｎ■Ｃｎが、坤ち該加算回路の相信号Ｓ
ｎ” （Ａｒｌ■Ｂ、）■Ｃｎが鍔られる。
第５図に示す相信号発生回路は、Ａｎ 、Ａｎ 、 ｉ
３ｎ 。
３ｎ 。
ｉｎよりＦｎおよびＦｎを発生−する前段（回路Ｉと表
示する）とＦｎ、Ｆｎ、Ｃｎ、Ｃｎより８．を発生する
後ｐｉ（回路■と表示する）とに分解できる。第６図（
ａ）には第５図の回路ｔブロック表示した回路を示す。
示する）とＦｎ、Ｆｎ、Ｃｎ、Ｃｎより８．を発生する
後ｐｉ（回路■と表示する）とに分解できる。第６図（
ａ）には第５図の回路ｔブロック表示した回路を示す。
ズｐ２りＩ、Ｉを第６図ｔｂ）のように接続す゛れば和
信号８ｎのび定８． ＝ Ｆ、 ａ Ｃ，＋ ｌｉ’ｎ
−ｃｎが同時に得られる。
信号８ｎのび定８． ＝ Ｆ、 ａ Ｃ，＋ ｌｉ’ｎ
−ｃｎが同時に得られる。
本実施例のガロ算回路においては第４図の爽施例１８−
に関して述べたと同じ理由により、高速加錐演鼻が可能
である。また基本的に第２図に述べたインターフェロメ
タ−・ゲート回路、１抽類だけの組み合わせで〃０．＃
ｉ［回路が構成されており、回路製造および設計が容易
であるという利点も有する。
である。また基本的に第２図に述べたインターフェロメ
タ−・ゲート回路、１抽類だけの組み合わせで〃０．＃
ｉ［回路が構成されており、回路製造および設計が容易
であるという利点も有する。
なお、本笑施例に８いては、ゲート回路に高速性、およ
び動作マージンの広さ等を考慮して第２図に示したイン
ターフェロメタ−・ゲート回路を用いたが、第１図のよ
うな入力端子の極性に対し、対称な制御特性をもつイン
ターフェロメタ−・ゲート回路を用いてもよい。またイ
ンターフェロメタ−・ゲート回路は２個のジョセフソン
接合により構成されるものに限るものではなく、任意の
複数個のジョセフソン接合よりなるインターフェロメタ
−・ゲート回路を用いてもよい。
び動作マージンの広さ等を考慮して第２図に示したイン
ターフェロメタ−・ゲート回路を用いたが、第１図のよ
うな入力端子の極性に対し、対称な制御特性をもつイン
ターフェロメタ−・ゲート回路を用いてもよい。またイ
ンターフェロメタ−・ゲート回路は２個のジョセフソン
接合により構成されるものに限るものではなく、任意の
複数個のジョセフソン接合よりなるインターフェロメタ
−・ゲート回路を用いてもよい。
第１図、８↓び第２図は２つのジョセフソン接合よりな
りインターフェロメタ−・ゲート回路を説明するための
図で、それぞれ（ａ）は回路図、（ｂ）は１９− 該ゲート回路の制御特性を示す。 ＠３図（ｌまインターフェロメタ−・ゲート回路を表わ
す回路図である。 第４図は第１の特許請求の範囲に記載された発明のジョ
セフソン効果を用いた加算用信号発生回路・イ）実施例
を示す図面である。 第５図は第３の特許請求の範囲に記載ざルだ発明のジョ
セフソン効果を用いたカロ算州信−号発生回路の実姑例
を示す図面である。 第６図（ａ）は第５図に示された一実施例のプルアク図
であり、第６図（ｂ）はこの実施例の応用の一固体を示
すプρ７り図である。 図において、１１．１２はジョセフソン接合、７８．７
９によ出力線路、３０，３１．５３．６４゜９１は線路
、３２，３９，５４，５５，６０，６５゜８０．８９は
インターフェロメタ−・ゲート回路、３５．３６．６８
は終端抵抗、４４，４５，７３゜７４．８２．８３は出
力端子、を示す。 −２０−代理人弁理士 内 原 聾、年１図 （の２ （ｂジ 年Ｚ記 Ｃρジノ （ｂ） 案５品 ＜ｂ）
りインターフェロメタ−・ゲート回路を説明するための
図で、それぞれ（ａ）は回路図、（ｂ）は１９− 該ゲート回路の制御特性を示す。 ＠３図（ｌまインターフェロメタ−・ゲート回路を表わ
す回路図である。 第４図は第１の特許請求の範囲に記載された発明のジョ
セフソン効果を用いた加算用信号発生回路・イ）実施例
を示す図面である。 第５図は第３の特許請求の範囲に記載ざルだ発明のジョ
セフソン効果を用いたカロ算州信−号発生回路の実姑例
を示す図面である。 第６図（ａ）は第５図に示された一実施例のプルアク図
であり、第６図（ｂ）はこの実施例の応用の一固体を示
すプρ７り図である。 図において、１１．１２はジョセフソン接合、７８．７
９によ出力線路、３０，３１．５３．６４゜９１は線路
、３２，３９，５４，５５，６０，６５゜８０．８９は
インターフェロメタ−・ゲート回路、３５．３６．６８
は終端抵抗、４４，４５，７３゜７４．８２．８３は出
力端子、を示す。 −２０−代理人弁理士 内 原 聾、年１図 （の２ （ｂジ 年Ｚ記 Ｃρジノ （ｂ） 案５品 ＜ｂ）
Claims (1)
- 【特許請求の範囲】 １、 痩数個（１）ジョセフソン接合と、と１しらを電
気的に結合するインダクタンスとＬりなるループ回路を
流ｎるゲート電流の臨界値金これと磁気＋３］ ｖｃ結
合する２本の人力Ｉｔ流により制御することで、該ルー
プ回路を零電圧状態が電圧状態に１移させ、該ループ回
路のゲート電流路に接続された出力線路にゲート電流を
注入するゲート回路全４ＭＩＢＬ個用いて構成される集
積回路にＢいて、ｇｌの人力信号の否定Ａ、お工び第２
の人力信号Ｂにそれぞれ対応する入力端子の績Ａ・Ｂの
１口理凍算を行う第一のゲート回路の出力端子と、前記
ｔ！４２Ｕ）人力信号の否定Ｂ、および前記第１の人力
信号Ａ ｂＣそれぞれ対応する入力電流の績Ａ−８の論
理演算を行なう第２のゲート回路の出力端子とを抵抗を
介して接続し、該抵抗で終端された出力線路を接続した
ことを特徴とするジョセフソン効果を用いた加算相信号
発生回路。 ２、 ゲート″＠を訛の１界饋の入力Ｘ流に対する制御
特性が、入力電流の極性Ｖこ対し、非刈称であるゲート
回路を使用した特許請求の範Ｈ第１項記載のジョセフソ
ン効果音用いた加算４１１名号発生回路。 ３、 複数個のジョセフソン接合と、こ、１らを電気的
に結合ｒるインダクタンスとよりなるループ回路全ＭＥ
れるゲートＲＬηＣの臨界値を、これと磁気的に組合す
る２本の入力電流により制＃Ｔることで、該ループ回路
を零′心圧吠態から電圧状態に遷移させ、縫ループ回路
のゲート電流路ＶＣ接続ざｎた出力線路にゲート電流を
注入するゲート回ｌＮｒ金複数個用いて構成される集積
回路に５いて、第１の人力１百号の否定Ａ、−よび第２
の人力１５号Ｂにそれぞれ対応す心入加ｔ （ｌｉｔの
績Ａ・Ｂの、謔理演Ｓを行なう第１のゲート回路の出力
端子と、前記第２の人力信号の否定Ｌ、および前記第１
の人力信号Ａにそれぞれ対応する入力電流の償Ａ−Ｂの
論理演算を行なう第２のゲート回路の出力端子と全抵抗
を介して接続し、該抵抗には抵抗で終端されるとともに
、第３のゲート回路の人カル流路の挿入ｅｓ：’した〆
４１の出力線Ｉ！′６ｔｌ−接続し、１逍記ＡＩＪよび
第２の入力１４号Ａ、′６よびＢにそれぞれ対応する人
力はりｊｔの、７Ａ・Ｂの、＊理債算紫行ｌよう第４の
ゲート回１６の出力端子と、前記第１の入力信号の否定
Ａ１ｉよび前記第２の人力信号の否定Ｂにそ７Ｌぞれ対
応する入力電流の槓Ａ−Ｂの＋１ｊｊ厘演ｄ金行なう第
５のゲート回路の出力端子とを拡流と介しＣ接続し、該
抵抗ｒｃ＆ま抵抗で終端されるとともに第６のゲート回
路の入力′Ｅｔｔ訛路の仲人さノシた第２の出刃線路を
４＃続し、第１の出刃線路τｔｒｏすれる電流と第３の
人力信号の否定Ｃに対応する入力−流のイ★の１４ｉ理
演４τ行なう前記第３のゲート回路の出力端ｆと、第２
の出力線路ｒ流ノ′シめ１訛と前記／、１１３の人力１
ぎ号Ｃに対応する入力４ Ｄｉｍの積の冶理演疼を行な
う前記第６のゲート回路の出力端子とを抵抗を介して接
続し、該抵抗には抵抗で終端された出力線路？接続した
ことを特徴とするジョセフソン効果を用いた加草４ｔ］
信号発生回路。 ４、 ゲート電流の臨界値の入力電流に対する制御特性
が、入力電流の極性ｔ・こ対し、非対称であるゲート回
路を・訣用した特許請求の範囲第３項記載のジョセフソ
ン効果を用いた加算相信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174319A JPS5875246A (ja) | 1981-10-29 | 1981-10-29 | ジヨセフソン効果を用いた加算和信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174319A JPS5875246A (ja) | 1981-10-29 | 1981-10-29 | ジヨセフソン効果を用いた加算和信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875246A true JPS5875246A (ja) | 1983-05-06 |
| JPH0215898B2 JPH0215898B2 (ja) | 1990-04-13 |
Family
ID=15976563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174319A Granted JPS5875246A (ja) | 1981-10-29 | 1981-10-29 | ジヨセフソン効果を用いた加算和信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875246A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079825A (ja) * | 1983-10-07 | 1985-05-07 | Agency Of Ind Science & Technol | 超電導和信号発生回路およびそれを用いた超電導演算回路 |
| JP2007523020A (ja) * | 2004-02-20 | 2007-08-16 | カンプフ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー マシーネンファブリーク | 薄いシート、特に薄いアルミニウムシートを巻取る巻取り機 |
-
1981
- 1981-10-29 JP JP56174319A patent/JPS5875246A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079825A (ja) * | 1983-10-07 | 1985-05-07 | Agency Of Ind Science & Technol | 超電導和信号発生回路およびそれを用いた超電導演算回路 |
| JPH0315208B2 (ja) * | 1983-10-07 | 1991-02-28 | Kogyo Gijutsuin | |
| JP2007523020A (ja) * | 2004-02-20 | 2007-08-16 | カンプフ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー マシーネンファブリーク | 薄いシート、特に薄いアルミニウムシートを巻取る巻取り機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215898B2 (ja) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE420662B (sv) | Josephson-tunnelkrets | |
| EP3577761B1 (en) | Superconducting circuits based devices and methods | |
| JPS5875246A (ja) | ジヨセフソン効果を用いた加算和信号発生回路 | |
| US5124583A (en) | Dc-powered josephson integrated circuit | |
| JPH0159771B2 (ja) | ||
| JPH0211928B2 (ja) | ||
| JPS58144949A (ja) | ジヨセフソン効果を用いた桁上げ信号発生回路 | |
| US3014661A (en) | Superconductor circuits | |
| JPS60116223A (ja) | ドライステ−トゲ−トの保護回路 | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| US5151617A (en) | Superconducting logic circuit | |
| JPH03186014A (ja) | エミッタ結合論理回路用スレシホールド電圧発生器 | |
| Myoren et al. | Double relaxation oscillation SQUID with a 4JL on-chip digital flux locked-loop circuit | |
| JPS5888933A (ja) | 超電導ル−プ論理回路 | |
| JP3157056B2 (ja) | 全加算器 | |
| JPS5844781A (ja) | 超電導回路 | |
| JPS5873094A (ja) | ジヨセフソン素子を用いたデコ−ダ回路 | |
| US3370177A (en) | Cryoelectric shift register | |
| JPS60239123A (ja) | 超伝導インバ−タ回路 | |
| JPH0460373B2 (ja) | ||
| JPS63224527A (ja) | ジヨセフソン・アナログ／デジタル変換装置 | |
| JPH06268270A (ja) | Ｎｏｒ型超伝導デコーダ回路 | |
| JPS59103428A (ja) | ジヨセフソン論理回路 | |
| JPS6141223A (ja) | 超伝導循環電流を用いたセルフリセット超伝導ル−プ回路 | |
| JPH0155782B2 (ja) |