JPS58689B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS58689B2 JPS58689B2 JP52051761A JP5176177A JPS58689B2 JP S58689 B2 JPS58689 B2 JP S58689B2 JP 52051761 A JP52051761 A JP 52051761A JP 5176177 A JP5176177 A JP 5176177A JP S58689 B2 JPS58689 B2 JP S58689B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- diode
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は波形の上端又は下端を保持して固定する容量結
合形のクランプ回路に関するものである。
合形のクランプ回路に関するものである。
この種のクランプ回路として従来第１図ａに示すような
コンデンサＣとダイオードＤとから成るものが周知であ
る。
コンデンサＣとダイオードＤとから成るものが周知であ
る。
しかしこの回路はダイオードＤのターンオン電圧の影響
で出力波形の基底線を正確にゼロ電位に固定することが
できず、従ってパルス高を正確に測定する必要のある機
器には不適当である。
で出力波形の基底線を正確にゼロ電位に固定することが
できず、従ってパルス高を正確に測定する必要のある機
器には不適当である。
また第１図すのようなスイッチ素子Ｑを用いたシンクロ
ナスクランプ回路も知られているが、この回路は上記の
ような欠点は生じない反面、Ｑでクランプを行なう為の
クランプパルスを必要とし、入力される信号波形の基底
線がつくる周期が定常的でないときには、クランプパル
スの与え方が問題となる。
ナスクランプ回路も知られているが、この回路は上記の
ような欠点は生じない反面、Ｑでクランプを行なう為の
クランプパルスを必要とし、入力される信号波形の基底
線がつくる周期が定常的でないときには、クランプパル
スの与え方が問題となる。
従って第１図のａ、ｂの如き回路では、例えばＣＣＤ、
ＰＤＡその他のイメージセンサ−からの画像読取信号に
ついてその黒白レベルの判別を得ようとするような場合
には不適当である。
ＰＤＡその他のイメージセンサ−からの画像読取信号に
ついてその黒白レベルの判別を得ようとするような場合
には不適当である。
本発明は、上記欠点を除去し、クランプされた出力信号
の電圧の絶対値を測定しても入力信号に対する誤差とな
らないようなりランプ回路を提供するものである。
の電圧の絶対値を測定しても入力信号に対する誤差とな
らないようなりランプ回路を提供するものである。
以下本発明を第２図に示す実施例について説明する。
第２図において、破線で囲った部分が本発明によるクラ
ンプ回路であり、このクランプ回路は、ＮＰＮとＰＮＰ
のトランジスタＱ１．Ｑ２を用いたプッシュプルバッフ
ァー回路と、そのバッファー回路の一方のトランジスタ
のベースにクランプ電圧を与えるダイオードＤ３とから
成る。
ンプ回路であり、このクランプ回路は、ＮＰＮとＰＮＰ
のトランジスタＱ１．Ｑ２を用いたプッシュプルバッフ
ァー回路と、そのバッファー回路の一方のトランジスタ
のベースにクランプ電圧を与えるダイオードＤ３とから
成る。
このバッファー回路は、パルス波形のバッファーとして
低出力インピーダンス、高スルーレート化の目的で従来
用いられているものである。
低出力インピーダンス、高スルーレート化の目的で従来
用いられているものである。
トランジスタＱ１とＱ２のベースはそれぞれ抵抗Ｒ３゜
Ｒ４を介して電源ＶＣＣ（＋）、ＶＥＥ（−）と接続さ
れ、また両ベース間にはダイオードＤ１．Ｄ２が直列に
接続されている。
Ｒ４を介して電源ＶＣＣ（＋）、ＶＥＥ（−）と接続さ
れ、また両ベース間にはダイオードＤ１．Ｄ２が直列に
接続されている。
この両ダイオードＤ１．Ｄ２の結合点ｄにコンデンサＣ
３を介して入力信号が入力される。
３を介して入力信号が入力される。
トランジスタＱ１．Ｑ２のコレクターは各々の電源ＶＣ
Ｃ（＋）、ＶＥＥ（−）に接続され、またエミッター同
士は互いに接続されて出力端子ｅとなっている。
Ｃ（＋）、ＶＥＥ（−）に接続され、またエミッター同
士は互いに接続されて出力端子ｅとなっている。
ダイオードＤ１．Ｄ２の役割はトランジスタＱ１．Ｑ２
のベースエミッタ間のターンオン電圧を保証し、クロス
オーバー歪の発生を防ぐ目的である。
のベースエミッタ間のターンオン電圧を保証し、クロス
オーバー歪の発生を防ぐ目的である。
本発明のクランプ回路は、このプッシュプルバッファー
回路の一方のトランジスタＱ１又はＣ２のベース（ｂ点
又はｃ点）にダイオードＤ３を介して所定のクランプ電
源Ｖｓを与えたものである。
回路の一方のトランジスタＱ１又はＣ２のベース（ｂ点
又はｃ点）にダイオードＤ３を介して所定のクランプ電
源Ｖｓを与えたものである。
今、ＮＰＮトランジスタＱ１のベース（ｂ点）をダイオ
ードＤ３を介してクランプ電源Ｖｓに接続したとすると
、ｂ点の電圧はこのクランプ電源電圧Ｖｓとダイオード
Ｄ３のターンオン電圧Ｖｆ（シリコンの場合的０．６Ｖ
）との和以上には上昇しないことになる。
ードＤ３を介してクランプ電源Ｖｓに接続したとすると
、ｂ点の電圧はこのクランプ電源電圧Ｖｓとダイオード
Ｄ３のターンオン電圧Ｖｆ（シリコンの場合的０．６Ｖ
）との和以上には上昇しないことになる。
またトランジスタＱ１のベース・エミッタ間のドロップ
電圧は通常ダイオードのそれと同様に見なしても問題が
ないので、シリコントランジスタの場合は約０．６Ｖで
ある。
電圧は通常ダイオードのそれと同様に見なしても問題が
ないので、シリコントランジスタの場合は約０．６Ｖで
ある。
よって出力（０点）の電圧は入力信号の無い場合にはク
ランプ電圧Ｖｓと同電位となり、入力信号の基底線（こ
の場合はプラスの波高値）はクランプ電圧と同電位とな
る。
ランプ電圧Ｖｓと同電位となり、入力信号の基底線（こ
の場合はプラスの波高値）はクランプ電圧と同電位とな
る。
例えば、第２図に示すように固体イメージセンサ−ＣＣ
ＤからＣＲ回路Ｃ１，Ｒ１，Ｃ２，Ｒ２及び増幅器を通
して現われる画像読取信号（第３図のイ）が入力端子ａ
に入力された場合、ダイオードＤ３がなければ、出力端
子ｅには第３図口のような波形が出力される。
ＤからＣＲ回路Ｃ１，Ｒ１，Ｃ２，Ｒ２及び増幅器を通
して現われる画像読取信号（第３図のイ）が入力端子ａ
に入力された場合、ダイオードＤ３がなければ、出力端
子ｅには第３図口のような波形が出力される。
しかしダイオードＤ３を第２図のように設けて、これを
０Ｖのクランプ電源Ｖｓに接続すると、接続点すでの波
形は第３図ハのようにダイオードＤ３のターンオン電圧
Ｖｆだけそのプラスの波高値がグランドレベルより高く
なったものとなる。
０Ｖのクランプ電源Ｖｓに接続すると、接続点すでの波
形は第３図ハのようにダイオードＤ３のターンオン電圧
Ｖｆだけそのプラスの波高値がグランドレベルより高く
なったものとなる。
しかし出力端子ｅの出力波形はトランジスタＱ１のベー
ス・エミッタ間の電圧降下に原因してその基底線は第３
図ニに示すようにグランドレベルに一致したものとなる
。
ス・エミッタ間の電圧降下に原因してその基底線は第３
図ニに示すようにグランドレベルに一致したものとなる
。
尚、ＣＣＤ等の出力信号はある基準電圧から一方向の電
圧成分であるから、入力信号の基底線の方向によっては
、第２図のトランジスタＱ２のベース（ｃ点）に第２図
とは逆方向にダイオードを介してクランプ電圧を与えれ
ば、逆方向の出力信号が得られる。
圧成分であるから、入力信号の基底線の方向によっては
、第２図のトランジスタＱ２のベース（ｃ点）に第２図
とは逆方向にダイオードを介してクランプ電圧を与えれ
ば、逆方向の出力信号が得られる。
本発明のクランプ回路は、第１図ａのようなダイオード
Ｄのドロップ電圧による出力波形の基準点のずれの問題
もなく、また第１図すのような特別のクランプパルスも
必要でない。
Ｄのドロップ電圧による出力波形の基準点のずれの問題
もなく、また第１図すのような特別のクランプパルスも
必要でない。
入力波形の周期が不定の場合でも正しくクランプできる
利点がある。
利点がある。
第１図のａ及びｂはそれぞれ従来のクランプ回路例、第
２図は本発明のクランプ回路を有する画像読取装置、第
３図はそのクランプ回路の各部の波形を例示した図面で
ある。 Ｑｌ、Ｃ２・・・・・・トランジスタ、Ｃ３・・・・・
・コンデンサー、Ｄ１．Ｄ２．Ｄ３・・・・・・ダイオ
ード、Ｖｓ・・・・・・クランプ電源。
２図は本発明のクランプ回路を有する画像読取装置、第
３図はそのクランプ回路の各部の波形を例示した図面で
ある。 Ｑｌ、Ｃ２・・・・・・トランジスタ、Ｃ３・・・・・
・コンデンサー、Ｄ１．Ｄ２．Ｄ３・・・・・・ダイオ
ード、Ｖｓ・・・・・・クランプ電源。
Claims (1)
- １ ＮＰＮとＰＮＰのトランジスタを用いたプッシュプ
ルバッファー回路であって、その両トランジスタのベー
ス間にバイアス電圧発生の為の２個のダイオードが直列
に接続され、その両ダイオードの結合点にコンデンサー
を介して信号を入力するようにしたバッファー回路；ア
ノードを前記ＮＰＮトランジスタのベースにそしてカソ
ードをクランプ電源に接続したダイオード；を有するこ
とを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52051761A JPS58689B2 (ja) | 1977-05-07 | 1977-05-07 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52051761A JPS58689B2 (ja) | 1977-05-07 | 1977-05-07 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53137656A JPS53137656A (en) | 1978-12-01 |
| JPS58689B2 true JPS58689B2 (ja) | 1983-01-07 |
Family
ID=12895923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52051761A Expired JPS58689B2 (ja) | 1977-05-07 | 1977-05-07 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58689B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4737061U (ja) * | 1971-05-11 | 1972-12-23 | ||
| JPS51128249A (en) * | 1975-05-01 | 1976-11-09 | Seiko Instr & Electronics Ltd | Dc-part regenerator |
-
1977
- 1977-05-07 JP JP52051761A patent/JPS58689B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4737061U (ja) * | 1971-05-11 | 1972-12-23 | ||
| JPS51128249A (en) * | 1975-05-01 | 1976-11-09 | Seiko Instr & Electronics Ltd | Dc-part regenerator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53137656A (en) | 1978-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136875B1 (ko) | 전압-전류 변환기 | |
| JPS61109376A (ja) | クランプ回路 | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JPH033961B2 (ja) | ||
| GB923173A (en) | Improvements in or relating to d.c. restoration in amplifiers | |
| JPS58689B2 (ja) | クランプ回路 | |
| EP0420128B1 (en) | Detection circuit for amplitude modulated signals | |
| KR20000017128A (ko) | 멀티모드 다이나믹 빔 랜딩 교정 회로 | |
| US6313884B1 (en) | Gamma correction | |
| KR940000928B1 (ko) | 전압 폴로워 회로 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JPH079482Y2 (ja) | ガンマ補正回路 | |
| JP3038733B2 (ja) | 映像信号処理回路 | |
| JPH0897688A (ja) | 三角波信号のクランプ回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| KR920003805Y1 (ko) | 클램프 앰프의자기 기준전압 발생회로 | |
| JPH0122288Y2 (ja) | ||
| JPH0127602B2 (ja) | ||
| JP3423150B2 (ja) | レベル検出回路 | |
| JPH0139014Y2 (ja) | ||
| JPS648954B2 (ja) | ||
| JPH056391B2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPS6242605A (ja) | 振幅制限回路 |