JP3038733B2 - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JP3038733B2 JP3038733B2 JP1280329A JP28032989A JP3038733B2 JP 3038733 B2 JP3038733 B2 JP 3038733B2 JP 1280329 A JP1280329 A JP 1280329A JP 28032989 A JP28032989 A JP 28032989A JP 3038733 B2 JP3038733 B2 JP 3038733B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- transistor
- clamp
- diode
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、VTRの輝度信号処理等に用いられ、映像信
号のシンクチップ等の直流レベルをクランプする映像信
号処理回路に関するものである。
号のシンクチップ等の直流レベルをクランプする映像信
号処理回路に関するものである。
［発明の概要］ 本発明は、映像信号の直流レベルをクランプする映像
信号処理回路において、 クランプする映像信号の入力段において、この入力段
に順電圧降下用のダイオードを挿入し、これにクランプ
を行うトランジスタを接続する抵抗を接続し、そのダイ
オードの順電圧降下を利用することにより、 クランプによるゲインロスを減少させ、性能向上を図
ったものである。
信号処理回路において、 クランプする映像信号の入力段において、この入力段
に順電圧降下用のダイオードを挿入し、これにクランプ
を行うトランジスタを接続する抵抗を接続し、そのダイ
オードの順電圧降下を利用することにより、 クランプによるゲインロスを減少させ、性能向上を図
ったものである。
［従来の技術］ 従来より、VTRの輝度信号処理においては、シンクチ
ップ（同期信号の突端電位）をあるDC（直流）電位に抑
えるクランプ回路が用いられている。
ップ（同期信号の突端電位）をあるDC（直流）電位に抑
えるクランプ回路が用いられている。
第２図に従来例のクランプ回路を示す。この従来例
は、帰還をかけてクランプを行うフィードバッククラン
プ回路であり、ICにおけるピン削減のために好適なクラ
ンプ回路である。１は入力映像信号源であり、トランジ
スタQ1,Q2,Q3,Q4,Q5と電流源I1,I2とからなる入力段に
接続されている。トランジスタQ5と電流源I2とはローイ
ンピーダンスで映像信号を出力するエミッタフォロワを
形成している。Q6はクランプを行うトランジスタであ
り、そのコレクタがトランジスタQ5のエミッタへ抵抗R1
を介して接続され、そのトランジスタQ6のエミッタはグ
ランドGNDへ接続されている。クランプされた映像信号
は、トランジスタQ7と電流源I3から成る出力段を介して
出力されるとともに、この出力信号はクランプディテク
タ２の一方の入力に接続される。このクランプディテク
タ２の出力がトランジスタQ6のベースに接続されて、ク
ランプ制御が行われている。クランプディテクタ２の他
方の入力にはクランプ検出の基準電位を与える電圧源３
が接続され、クランプディテクタ２は、同期信号（シン
ク信号）に同期したクランプパルスによってシンクチッ
プDCのクランプ制御を行っている。
は、帰還をかけてクランプを行うフィードバッククラン
プ回路であり、ICにおけるピン削減のために好適なクラ
ンプ回路である。１は入力映像信号源であり、トランジ
スタQ1,Q2,Q3,Q4,Q5と電流源I1,I2とからなる入力段に
接続されている。トランジスタQ5と電流源I2とはローイ
ンピーダンスで映像信号を出力するエミッタフォロワを
形成している。Q6はクランプを行うトランジスタであ
り、そのコレクタがトランジスタQ5のエミッタへ抵抗R1
を介して接続され、そのトランジスタQ6のエミッタはグ
ランドGNDへ接続されている。クランプされた映像信号
は、トランジスタQ7と電流源I3から成る出力段を介して
出力されるとともに、この出力信号はクランプディテク
タ２の一方の入力に接続される。このクランプディテク
タ２の出力がトランジスタQ6のベースに接続されて、ク
ランプ制御が行われている。クランプディテクタ２の他
方の入力にはクランプ検出の基準電位を与える電圧源３
が接続され、クランプディテクタ２は、同期信号（シン
ク信号）に同期したクランプパルスによってシンクチッ
プDCのクランプ制御を行っている。
［発明が解決しようとする課題］ しかしながら、上記従来の技術におけるフィードバッ
ククランプ回路では、ゲインロスを生じてしまう問題点
があった。これを説明するために、第２図の回路におい
て、トランジスタQ5の出力点（抵抗R1の接続点）をＡ点
とし、トランジスタQ6のコレクタをＢ点として、Ｂ点の
Ａ点に対するゲインを考えて見る。Ａ点のシンクチップ
をV1とし、Ｂ点のシンクチップをV2とすると、トランジ
スタQ6に流れる電流は（V1−V2）/R1となり、Q6のイン
ピーダンスRcは となる。ここで、VAはトランジスタQ6のアーリー電圧で
あり、第３図のIC（コレクタ電流）−VCE（コレクター
エミッタ間電圧）特性に示すトランジスタQ6単体として
のIC＝０となる点におけるVCEの値である。Ａ点におけ
る映像信号の大きさをViとし、Ｂ点における映像信号の
大きさをVBとすると、 となり、Ｂ点におけるゲインＧ′は となって、ゲインロスが生じてしまう。実際に作製され
た輝度信号処理ICにおけるフィードバッククランプ回路
において、実側した例によると、VA＝80［Ｖ］,V1＝2.1
［Ｖ］,V2＝0.9［Ｖ］であり、そのゲインロスは、−0.
13dBであった。
ククランプ回路では、ゲインロスを生じてしまう問題点
があった。これを説明するために、第２図の回路におい
て、トランジスタQ5の出力点（抵抗R1の接続点）をＡ点
とし、トランジスタQ6のコレクタをＢ点として、Ｂ点の
Ａ点に対するゲインを考えて見る。Ａ点のシンクチップ
をV1とし、Ｂ点のシンクチップをV2とすると、トランジ
スタQ6に流れる電流は（V1−V2）/R1となり、Q6のイン
ピーダンスRcは となる。ここで、VAはトランジスタQ6のアーリー電圧で
あり、第３図のIC（コレクタ電流）−VCE（コレクター
エミッタ間電圧）特性に示すトランジスタQ6単体として
のIC＝０となる点におけるVCEの値である。Ａ点におけ
る映像信号の大きさをViとし、Ｂ点における映像信号の
大きさをVBとすると、 となり、Ｂ点におけるゲインＧ′は となって、ゲインロスが生じてしまう。実際に作製され
た輝度信号処理ICにおけるフィードバッククランプ回路
において、実側した例によると、VA＝80［Ｖ］,V1＝2.1
［Ｖ］,V2＝0.9［Ｖ］であり、そのゲインロスは、−0.
13dBであった。
本発明は、上記問題点を解決するために創案されたも
ので、クランプを行う回路のゲインロスを減少させ、性
能を向上させる映像信号処理回路を提供することを目的
とする。
ので、クランプを行う回路のゲインロスを減少させ、性
能を向上させる映像信号処理回路を提供することを目的
とする。
［課題を解決するための手段］ 上記の目的を達成するための本発明の映像信号処理回
路の構成は、 映像信号の出力段の入力側に接続されフィードバック
クランプを行うトランジスタのクランプ出力を、抵抗を
介して映像信号の入力段に接続して成る映像信号処理回
路において、 前記入力段に順電圧降下用のダイオードを挿入し、 前記抵抗をそのダイオードの順電圧降下側に接続する
ことを特徴とする。
路の構成は、 映像信号の出力段の入力側に接続されフィードバック
クランプを行うトランジスタのクランプ出力を、抵抗を
介して映像信号の入力段に接続して成る映像信号処理回
路において、 前記入力段に順電圧降下用のダイオードを挿入し、 前記抵抗をそのダイオードの順電圧降下側に接続する
ことを特徴とする。
［作用］ 本発明は、フィードバッククランプする映像信号の入
力段に電圧降下用のダイオードを挿入し、このダイオー
ドにフィードバッククランプを行うトランジスタを接続
する抵抗を接続して、このダイオードの順電圧降下によ
り、上記抵抗における映像信号の電圧降下を抑えて、フ
ィードバッククランプによるゲインロスを減少させる。
力段に電圧降下用のダイオードを挿入し、このダイオー
ドにフィードバッククランプを行うトランジスタを接続
する抵抗を接続して、このダイオードの順電圧降下によ
り、上記抵抗における映像信号の電圧降下を抑えて、フ
ィードバッククランプによるゲインロスを減少させる。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。本実
施例は、第２図の従来例と同様のフィードバッククラン
プ回路を例とする。第１図において、第２図と同一の部
材には、同一の符号を付してある。１は入力映像信号源
であり、電圧源４でバイアスしてある。
施例は、第２図の従来例と同様のフィードバッククラン
プ回路を例とする。第１図において、第２図と同一の部
材には、同一の符号を付してある。１は入力映像信号源
であり、電圧源４でバイアスしてある。
pnpトランジスタQ1,Q3とnpnトランジスタQ2,Q4,Q5お
よびダイオードD1,電流源I1,I2より成る回路は、入力映
像信号源１からの映像信号の本実施例における入力段を
形成する。入力映像信号源１は、トランジスタQ2のベー
スに接続する。トランジスタQ2,Q4のエミッタは、共通
に電流源I1を接続し、その電流源I1を通してグランドGN
Dへ接続する。トランジスタQ2のコレクタはトランジス
タQ1のコレクタへ、トランジスタQ4のコレクタはトラン
ジスタQ3のコレクタへそれぞれ接続する。トランジスタ
Q1,Q3は、それぞれのベースを共通にトランジスタQ1の
コレクタへ接続し、それぞれコレクタを抵抗R2,R3を介
して回路電源に接続する。トランジスタQ5は、そのベー
スをトランジスタQ4のベースへ、そのコレクタを回路電
源へ、そのエミッタをＡ点においてトランジスタQ4のベ
ースおよびダイオードD1のアノードへ接続する、ダイオ
ードD1のカソードは、電流源I2を接続し、その電流源I2
を通してグランドGNDに接続する。このトランジスタQ5
と電流源I2による回路は、ローインピーダンスで映像信
号を次段へ出力するエミッタフォロワを形成している。
よびダイオードD1,電流源I1,I2より成る回路は、入力映
像信号源１からの映像信号の本実施例における入力段を
形成する。入力映像信号源１は、トランジスタQ2のベー
スに接続する。トランジスタQ2,Q4のエミッタは、共通
に電流源I1を接続し、その電流源I1を通してグランドGN
Dへ接続する。トランジスタQ2のコレクタはトランジス
タQ1のコレクタへ、トランジスタQ4のコレクタはトラン
ジスタQ3のコレクタへそれぞれ接続する。トランジスタ
Q1,Q3は、それぞれのベースを共通にトランジスタQ1の
コレクタへ接続し、それぞれコレクタを抵抗R2,R3を介
して回路電源に接続する。トランジスタQ5は、そのベー
スをトランジスタQ4のベースへ、そのコレクタを回路電
源へ、そのエミッタをＡ点においてトランジスタQ4のベ
ースおよびダイオードD1のアノードへ接続する、ダイオ
ードD1のカソードは、電流源I2を接続し、その電流源I2
を通してグランドGNDに接続する。このトランジスタQ5
と電流源I2による回路は、ローインピーダンスで映像信
号を次段へ出力するエミッタフォロワを形成している。
Q6は、クランプを行うnpnトランジスタであり、その
コレクタを、抵抗R1を介して、入力段に挿入したダイオ
ードD1のカソードへ接続し、そのエミッタをグランドGN
Dに接続する。pnpトランジスタQ7と電流源I3は、上記で
クランプされた映像信号の出力段を形成する。トランジ
スタQ7は、そのベースを上記トランジスタQ6のコレクタ
と抵抗R1の接続点であるＢ点に接続し、そのコレクタを
グランドGNDへ接続し、そのエミッタを電流源I3に接続
して、その電流源I3を通して回路電源へ接続する。出力
映像信号は、トランジスタQ7のコレクタより取り出す。
コレクタを、抵抗R1を介して、入力段に挿入したダイオ
ードD1のカソードへ接続し、そのエミッタをグランドGN
Dに接続する。pnpトランジスタQ7と電流源I3は、上記で
クランプされた映像信号の出力段を形成する。トランジ
スタQ7は、そのベースを上記トランジスタQ6のコレクタ
と抵抗R1の接続点であるＢ点に接続し、そのコレクタを
グランドGNDへ接続し、そのエミッタを電流源I3に接続
して、その電流源I3を通して回路電源へ接続する。出力
映像信号は、トランジスタQ7のコレクタより取り出す。
２は、クランプディテクタであり、出力映像信号をフ
ィードバックして、トランジスタQ6に対してフィードバ
ッククランプ制御を行う。クランプディテクタ２は、一
方の入力端子をトランジスタQ7のコレクタへ接続して出
力映像信号を入力し、他方の入力端子にクランプ検出の
基準電位を与える電圧源３を接続し、クランプパルス入
力端子に同期信号に同期したクランプパルスを入力して
映像信号のシンクチップのクランプ制御を行う。クラン
プディテクタ２の出力端子は、一端をグランドGNDに接
続したコンデンサC1に接続するとともに、クランプを行
うトランジスタQ6のベースに接続して、その出力により
トランジスタQ6のクランプ制御を行う。
ィードバックして、トランジスタQ6に対してフィードバ
ッククランプ制御を行う。クランプディテクタ２は、一
方の入力端子をトランジスタQ7のコレクタへ接続して出
力映像信号を入力し、他方の入力端子にクランプ検出の
基準電位を与える電圧源３を接続し、クランプパルス入
力端子に同期信号に同期したクランプパルスを入力して
映像信号のシンクチップのクランプ制御を行う。クラン
プディテクタ２の出力端子は、一端をグランドGNDに接
続したコンデンサC1に接続するとともに、クランプを行
うトランジスタQ6のベースに接続して、その出力により
トランジスタQ6のクランプ制御を行う。
以上のように構成した実施例の作用を述べる。本実施
例は、第２図の従来例において、映像信号の入力段のＡ
点とクランプを行うトランジスタQ6を接続する抵抗R1と
の間にダイオードD1を挿入し、このダイオードD1の順電
圧降下を利用して、抵抗R1での映像信号の電圧降下を減
少させ、クランプディテクタ２およびトランジスタQ6に
よって為されるフィードバッククランプによるゲインロ
スを減少させる。即ち、従来例と同様に、Ａ点における
映像信号の大きさをV1、Ｂ点における映像信号の大きさ
をVB、トランジスタQ6のアーリー電圧をVA、Ａ点のシン
クチップDCをV1、Ｂ点のシンクチップDCをV2とし、ダイ
オードD1の順電圧降下を0.7［Ｖ］とすると、VBは となる。従って、ゲインＧは となる。ここで、従来例の式（１）に示すゲインＧ′と
比較して見ると、分母が−0.7だけ小さくなり、その結
果ゲインロスが減少することがわかる。この（２）式を
従来例と同様の実際に作製した輝度信号処理ICにおける
定数、すなわちVA＝80［Ｖ］,V1＝2.1［Ｖ］,V2＝0.9
［Ｖ］を当てはめて見ると、ゲインロスは−0.05dBとな
り、従来例よりも0.08dBの改善が可能となる。
例は、第２図の従来例において、映像信号の入力段のＡ
点とクランプを行うトランジスタQ6を接続する抵抗R1と
の間にダイオードD1を挿入し、このダイオードD1の順電
圧降下を利用して、抵抗R1での映像信号の電圧降下を減
少させ、クランプディテクタ２およびトランジスタQ6に
よって為されるフィードバッククランプによるゲインロ
スを減少させる。即ち、従来例と同様に、Ａ点における
映像信号の大きさをV1、Ｂ点における映像信号の大きさ
をVB、トランジスタQ6のアーリー電圧をVA、Ａ点のシン
クチップDCをV1、Ｂ点のシンクチップDCをV2とし、ダイ
オードD1の順電圧降下を0.7［Ｖ］とすると、VBは となる。従って、ゲインＧは となる。ここで、従来例の式（１）に示すゲインＧ′と
比較して見ると、分母が−0.7だけ小さくなり、その結
果ゲインロスが減少することがわかる。この（２）式を
従来例と同様の実際に作製した輝度信号処理ICにおける
定数、すなわちVA＝80［Ｖ］,V1＝2.1［Ｖ］,V2＝0.9
［Ｖ］を当てはめて見ると、ゲインロスは−0.05dBとな
り、従来例よりも0.08dBの改善が可能となる。
［発明の効果］ 以上の説明で明らかなように、本発明の映像信号処理
回路によれば、ICのピン削減などの為に採用されるフィ
ードバッククランプによるゲインロスを少なくすること
ができ、ICの性能を向上させることができる。
回路によれば、ICのピン削減などの為に採用されるフィ
ードバッククランプによるゲインロスを少なくすること
ができ、ICの性能を向上させることができる。
第１図は本発明の一実施例を示す回路図、第２図は従来
例のクランプ回路の回路図、第３図は従来例の動作説明
図の特性図である。 １……入力映像信号源、２……クランプディテクタ、３
……電圧源、Q1,Q2,Q3,Q4,Q5,Q6,Q7……トランジスタ、
R1……抵抗、D1……ダイオード、I1,I2,I3……電流源。
例のクランプ回路の回路図、第３図は従来例の動作説明
図の特性図である。 １……入力映像信号源、２……クランプディテクタ、３
……電圧源、Q1,Q2,Q3,Q4,Q5,Q6,Q7……トランジスタ、
R1……抵抗、D1……ダイオード、I1,I2,I3……電流源。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/16 - 5/18
Claims (1)
- 【請求項１】映像信号の出力段の入力側に接続されフィ
ードバッククランプを行うトランジスタのクランプ出力
を、抵抗を介して映像信号の入力段に接続して成る映像
信号処理回路において、 前記入力段に順電圧降下用のダイオードを挿入し、 前記抵抗をそのダイオードの順電圧降下側に接続するこ
とを特徴とする映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280329A JP3038733B2 (ja) | 1989-10-27 | 1989-10-27 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280329A JP3038733B2 (ja) | 1989-10-27 | 1989-10-27 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141777A JPH03141777A (ja) | 1991-06-17 |
| JP3038733B2 true JP3038733B2 (ja) | 2000-05-08 |
Family
ID=17623493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1280329A Expired - Fee Related JP3038733B2 (ja) | 1989-10-27 | 1989-10-27 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038733B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101697131B (zh) * | 2009-11-04 | 2013-07-03 | 中兴通讯股份有限公司 | 一种可重定位文件动态加载的方法及装置 |
-
1989
- 1989-10-27 JP JP1280329A patent/JP3038733B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101697131B (zh) * | 2009-11-04 | 2013-07-03 | 中兴通讯股份有限公司 | 一种可重定位文件动态加载的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03141777A (ja) | 1991-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0229169A (ja) | 広帯域ａｂ級ｃｒｔ陰極ドライブ回路 | |
| JPS61109376A (ja) | クランプ回路 | |
| JP3038733B2 (ja) | 映像信号処理回路 | |
| EP1001621A2 (en) | Apparatus for suppressing overshoots in kinescope beam current measurement pulses | |
| JPS6386689A (ja) | 赤及び青ビデオ信号に緑の同期パルスを付加する回路及び方法 | |
| JP2553693B2 (ja) | クランプ回路 | |
| JPS6285578A (ja) | ビデオ信号クランプ装置 | |
| JP2931701B2 (ja) | クランプ回路 | |
| US5999045A (en) | Amplification circuit which includes an input-current compensation device | |
| JPH0617371Y2 (ja) | ディスプレイテレビ装置 | |
| JP3208569B2 (ja) | クランプ回路 | |
| JPH056391B2 (ja) | ||
| JP2553676B2 (ja) | クランプ回路 | |
| JPS6316775A (ja) | クランプ回路 | |
| JP2604549B2 (ja) | クランプパルス発生回路 | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JP3019313B2 (ja) | 同期信号自動切換装置 | |
| JPS5838684Y2 (ja) | 垂直帰線消去回路 | |
| JPS5938788Y2 (ja) | 陰極線管のカソ−ド電圧クランプ回路 | |
| JPH0736610B2 (ja) | ホワイトクリツプ回路 | |
| JPS62136973A (ja) | クランプ回路 | |
| JPH118781A (ja) | レベルシフト回路、及び、ビデオアンプ回路 | |
| JPH0498977A (ja) | ペデスタルクランプ回路 | |
| JPH0744677B2 (ja) | 記録用輝度信号処理回路 | |
| JPS62164380A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |