JPS62164380A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS62164380A JPS62164380A JP496986A JP496986A JPS62164380A JP S62164380 A JPS62164380 A JP S62164380A JP 496986 A JP496986 A JP 496986A JP 496986 A JP496986 A JP 496986A JP S62164380 A JPS62164380 A JP S62164380A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- reference voltage
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばビデオ信号の無信号レベルまたはピ
ークレベルをクランプするときに有用なりランプ回路に
関するものである。
ークレベルをクランプするときに有用なりランプ回路に
関するものである。
この発明のクランプ回路は、カレントミラー回路を電流
源とする差動増幅器において、その一方の入力端子には
基準電圧を付加し、他方の入力端子にはクランプすべき
信号を入力する。
源とする差動増幅器において、その一方の入力端子には
基準電圧を付加し、他方の入力端子にはクランプすべき
信号を入力する。
そして、この他方の入力端子に接続されているクランプ
用のトランジスタには差動増幅器からの出力信号が電流
負帰還されるように構成したものである。そのため、基
憎電圧とクランプすべき電圧レベルが完全に一致するた
め、クランプされた信号には直流オフセット電圧が発生
しないようにすることができる。
用のトランジスタには差動増幅器からの出力信号が電流
負帰還されるように構成したものである。そのため、基
憎電圧とクランプすべき電圧レベルが完全に一致するた
め、クランプされた信号には直流オフセット電圧が発生
しないようにすることができる。
ビデオ信号のレベルを検出して信号処理を行うような回
路では、ビデオ信号のピークレベル、または無信号期間
のレベル（ブランキングレベル）をクランプすることが
要請される。
路では、ビデオ信号のピークレベル、または無信号期間
のレベル（ブランキングレベル）をクランプすることが
要請される。
第４図はかかるビデオ信号のブランキングレベルをクラ
ンプする回路の一例を示したもので、ＴＩ は入力端子
、Ｃは結合コンデンサ、Ｑｌｏはダイオードクランプ作
用を行わせるためのトランジスタ、Ｑ＋＋、Ｑｌ２は基
準電圧Ｖｒｅｆをベース電源とするトランジスタ、Ｑｌ
３はトランジスタＱ＋ｏのクランプ電圧と同一の電圧を
差動アンプＡに供給しているトランジスタである。
ンプする回路の一例を示したもので、ＴＩ は入力端子
、Ｃは結合コンデンサ、Ｑｌｏはダイオードクランプ作
用を行わせるためのトランジスタ、Ｑ＋＋、Ｑｌ２は基
準電圧Ｖｒｅｆをベース電源とするトランジスタ、Ｑｌ
３はトランジスタＱ＋ｏのクランプ電圧と同一の電圧を
差動アンプＡに供給しているトランジスタである。
このようなりランプ回路は、基準電圧Ｖｒｅ（の電圧が
トランジスタＱ＋ｏ、ＱＨのエミッタ電極にＶｒｅ（−
２ＶＢＥ （ＶＩＥはトランジスタのベース・エミッタ
順方向電圧）として出力される。
トランジスタＱ＋ｏ、ＱＨのエミッタ電極にＶｒｅ（−
２ＶＢＥ （ＶＩＥはトランジスタのベース・エミッタ
順方向電圧）として出力される。
したがって、第５図に示すように端子ＴＩから入力され
ているビデオ信号ＳｖのブランキングレベルがＶｒｅｆ
−２Ｖ８Ｅ以下に下がると、トランジスタＱ＋ｏのベ
ース・エミッタ間が導通して波形ＳＣＶにみられるよう
にブランキングレベルを常にクランプ電圧（Ｖｒｅｒ
−２Ｖｅｒ）にクランプさせることができる。
ているビデオ信号ＳｖのブランキングレベルがＶｒｅｆ
−２Ｖ８Ｅ以下に下がると、トランジスタＱ＋ｏのベ
ース・エミッタ間が導通して波形ＳＣＶにみられるよう
にブランキングレベルを常にクランプ電圧（Ｖｒｅｒ
−２Ｖｅｒ）にクランプさせることができる。
しかし、クランプされたビデオ信号を例えば図示したよ
うに直流差動アンプＡによって増幅する場合、トランジ
スタＱ ＋ ｏのクランプ電圧と、トランジスタＱ１３
から出力されている電圧との間に僅かな直流オフセット
電圧（数ｍＶ〜数１０ｍＶ）が発生することがある。こ
の直流オフセットはＩＣ回路のバラツキに起因するもの
であるが、特に、トランジスタＱ １ｏ ＋ Ｑ ｌ
３に流れるエミッタ電流の相違によって発生するもので
ある。
うに直流差動アンプＡによって増幅する場合、トランジ
スタＱ ＋ ｏのクランプ電圧と、トランジスタＱ１３
から出力されている電圧との間に僅かな直流オフセット
電圧（数ｍＶ〜数１０ｍＶ）が発生することがある。こ
の直流オフセットはＩＣ回路のバラツキに起因するもの
であるが、特に、トランジスタＱ １ｏ ＋ Ｑ ｌ
３に流れるエミッタ電流の相違によって発生するもので
ある。
そうすると、この直流オフセット電圧が直流差動アンプ
Ａによって増幅され、例えば直流差動アンプの利得がＧ
倍とされているときは、クランプされた信号にもＧ倍さ
れた直流オフセット電圧が発生し、後段の信号処理回路
で問題が発生することがある。
Ａによって増幅され、例えば直流差動アンプの利得がＧ
倍とされているときは、クランプされた信号にもＧ倍さ
れた直流オフセット電圧が発生し、後段の信号処理回路
で問題が発生することがある。
この発明は、かかる問題点を解消するためになされたも
ので、フィードバック回路によってクランプ電圧と基準
電圧が完全に一致するようにしたクランプ回路を提供す
るものである。
ので、フィードバック回路によってクランプ電圧と基準
電圧が完全に一致するようにしたクランプ回路を提供す
るものである。
この発明のクランプ回路では、差動型の増幅回路によっ
て基準電圧を供給するようにするとともに、クランプダ
イオードとなるトランジスタに電流負帰還を行うことに
よってクランプ電圧が変動しないようにする。
て基準電圧を供給するようにするとともに、クランプダ
イオードとなるトランジスタに電流負帰還を行うことに
よってクランプ電圧が変動しないようにする。
差動増幅回路の一方の入力端子に供給されているビデオ
信号をクランプするトランジスタには電流負帰還回路が
付加されているため、基準電圧とクランプ電圧を完全に
等しくすることができる。
信号をクランプするトランジスタには電流負帰還回路が
付加されているため、基準電圧とクランプ電圧を完全に
等しくすることができる。
そのため、クランプされた信号を増幅し、例えばクラン
プレベルによって信号処理を行う場合も、直流オフセッ
トがなくなり正確な信号処理が行われるようになる。
プレベルによって信号処理を行う場合も、直流オフセッ
トがなくなり正確な信号処理が行われるようになる。
〔実施例〕 ′
第１図はこの発明のクランプ回路の一実施例を示したも
ので、Ｑｌ、Ｑ２は電流源Ｓ１を共通エミッタとして差
動増幅器を構成する一対のトランジスタ、Ｑ３．Ｑ４は
前記トランジスタＱ、Ｑ２にコレクタ電流を供給してい
るカレントミラー接続されているトランジスタ、Ｑ５は
端子Ｔ ｌ ＋およびコンデンサＣを介して供給されて
いる信号をクランプするためのトランジスタ、Ｑｂはエ
ミッタホロワとされている出力用トランジスタ、５２は
その電流源を示す。
ので、Ｑｌ、Ｑ２は電流源Ｓ１を共通エミッタとして差
動増幅器を構成する一対のトランジスタ、Ｑ３．Ｑ４は
前記トランジスタＱ、Ｑ２にコレクタ電流を供給してい
るカレントミラー接続されているトランジスタ、Ｑ５は
端子Ｔ ｌ ＋およびコンデンサＣを介して供給されて
いる信号をクランプするためのトランジスタ、Ｑｂはエ
ミッタホロワとされている出力用トランジスタ、５２は
その電流源を示す。
なお、Ｖｒｅｆは差動増幅器の他方の入力端に接続され
ている基準電圧である。
ている基準電圧である。
本発明のクランプ回路の一実施例は、上述したような構
成とされているので、例えば、今、０点の電圧が基準電
圧Ｖｒｅｆより小さい電圧になっているとすると、トラ
ンジスタＱ１のコレクタ電流ＩＣＩに対し、トランジス
タＱ２のコレクタ電流ＩＣ２はＩ Ｃ１＜ Ｉ Ｃ２に
なる。
成とされているので、例えば、今、０点の電圧が基準電
圧Ｖｒｅｆより小さい電圧になっているとすると、トラ
ンジスタＱ１のコレクタ電流ＩＣＩに対し、トランジス
タＱ２のコレクタ電流ＩＣ２はＩ Ｃ１＜ Ｉ Ｃ２に
なる。
ところが、カレントミラー接続されているトランジスタ
Ｑ３．Ｑ４のコレクタ電流ＩＣ３，ＩＣ４は常に一定の
比率となるように定められているため、ＩＣ３−ＩＣＩ
に対応する電流がトランジスタＱ５のベース電流に流入
しトランジスタＱ５のエミツタ電流が増加して０点の電
位を持ち上げる。
Ｑ３．Ｑ４のコレクタ電流ＩＣ３，ＩＣ４は常に一定の
比率となるように定められているため、ＩＣ３−ＩＣＩ
に対応する電流がトランジスタＱ５のベース電流に流入
しトランジスタＱ５のエミツタ電流が増加して０点の電
位を持ち上げる。
したがって、０点の電位、すなわちクランプ電圧は、基
準電圧ｖ ｒｅ、と常に等しい値になるように制御され
る。
準電圧ｖ ｒｅ、と常に等しい値になるように制御され
る。
また、０点の電圧が基準電圧Ｖ ｒｅｆ より高い値に
なると、Ｉ Ｃ１＞ Ｉ Ｃ２となるため、トランジス
タＱ５のベース電流は減少し、トランジスタＱ５はカッ
トオフに駆動される。
なると、Ｉ Ｃ１＞ Ｉ Ｃ２となるため、トランジス
タＱ５のベース電流は減少し、トランジスタＱ５はカッ
トオフに駆動される。
上述したように、本発明のクランプ回路では前述した第
５図に示すように端子Ｔ１から入力されている信号Ｓｖ
が基準電圧■ｒｅ「 より低いレベル、例えばブランキ
ングレベルではトランジスタＱ５が導通して基準電圧Ｖ
ｒｅｆ まで持ち上げるクランプ動作を行うと同時に
、信号Ｓｖのビデオ領域ではトランジスタＱ５がオフと
なり、出力トランジスタＱ６の出力端子Ｔ２には、ブラ
ンキングレベルが基準電圧ｖ ｒｅｒに一致するように
クランプされた信号ＳＣυが出力される。
５図に示すように端子Ｔ１から入力されている信号Ｓｖ
が基準電圧■ｒｅ「 より低いレベル、例えばブランキ
ングレベルではトランジスタＱ５が導通して基準電圧Ｖ
ｒｅｆ まで持ち上げるクランプ動作を行うと同時に
、信号Ｓｖのビデオ領域ではトランジスタＱ５がオフと
なり、出力トランジスタＱ６の出力端子Ｔ２には、ブラ
ンキングレベルが基準電圧ｖ ｒｅｒに一致するように
クランプされた信号ＳＣυが出力される。
なお、クランプされた信号を直流増幅器に入力するとき
は、一点鎖線で示すように差動増幅器０Ｐの一方の端子
に基準電圧端子Ｔｒを接続して、他方の入力端子にクラ
ンプされた信号を入力すればよい。
は、一点鎖線で示すように差動増幅器０Ｐの一方の端子
に基準電圧端子Ｔｒを接続して、他方の入力端子にクラ
ンプされた信号を入力すればよい。
この場合、本発明のクランプ回路ではクランプ電圧と基
準電圧Ｖ ｒｐ（が電流負帰還回路を構成しているクラ
ンプ用のトランジスタＱ５によって常に一致するように
制御されているので、差動増幅器ＯＦの出力に直流オフ
セットが生じることがない。
準電圧Ｖ ｒｐ（が電流負帰還回路を構成しているクラ
ンプ用のトランジスタＱ５によって常に一致するように
制御されているので、差動増幅器ＯＦの出力に直流オフ
セットが生じることがない。
線順次方式で記録されている色差信号（Ｒ−Ｙ）、（Ｂ
−Ｙ）は、その順序を識別するために第２図に示すよう
に色差信号のブランキングレベルに僅かなオフセット電
圧Δ■が発生するようになされているものがある。
−Ｙ）は、その順序を識別するために第２図に示すよう
に色差信号のブランキングレベルに僅かなオフセット電
圧Δ■が発生するようになされているものがある。
そして、このオフセット電圧ΔＶを検出することによっ
て色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）の判別をすることが
要請される。
て色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）の判別をすることが
要請される。
第２図はかかる色差信号（Ｒ−Ｙ）、 （Ｂ −Ｙ）を
判別するための回路で、一点鎖線で囲った１０の部分は
第１図と同様なりランプ回路、２０はブランキングレベ
ルをサンプルホールドするサンプリング回路、３０は比
較器を構成する直流アンプである。
判別するための回路で、一点鎖線で囲った１０の部分は
第１図と同様なりランプ回路、２０はブランキングレベ
ルをサンプルホールドするサンプリング回路、３０は比
較器を構成する直流アンプである。
この応用例では端子Ｔ１から入力されている色差信号は
前述したようにクランプ回路１０（但し、スイッチＳに
よって水平期間のみ動作する）によって、例えばブラン
キングレベルが低く設定されている色差信号（Ｂ −Ｙ
）でクランプされる。したがって、クランプされた電圧
をＨＤ信号によってサンプルホールドし、基準電圧ＥＲ
（ＥＲは基準電圧より僅かに低い値に設定する）が供給
されている直流アンプ３０に供給すると、その出力波形
にみられるように色差信号（Ｒ−Ｙ）の部分は高い検出
信号が、色差信号（Ｂ−Ｙ）の部分では低い検出信号が
得られるので、その検出信号によって色差信号の信号処
理（例えば、輝度信号と合成してコンポジットビデオ信
号を作る）等を行わせることができる。
前述したようにクランプ回路１０（但し、スイッチＳに
よって水平期間のみ動作する）によって、例えばブラン
キングレベルが低く設定されている色差信号（Ｂ −Ｙ
）でクランプされる。したがって、クランプされた電圧
をＨＤ信号によってサンプルホールドし、基準電圧ＥＲ
（ＥＲは基準電圧より僅かに低い値に設定する）が供給
されている直流アンプ３０に供給すると、その出力波形
にみられるように色差信号（Ｒ−Ｙ）の部分は高い検出
信号が、色差信号（Ｂ−Ｙ）の部分では低い検出信号が
得られるので、その検出信号によって色差信号の信号処
理（例えば、輝度信号と合成してコンポジットビデオ信
号を作る）等を行わせることができる。
以上説明したように、本発明のクランプ回路は基準電圧
とクランプ電圧の差がきわめて小さいために、クランプ
されたあとの信号に直流オフセット電圧が重畳すること
がなくなり、例えばクランプレベルによって信号処理を
行うためクランプ後に利得の高い直流増幅器が使用され
ても、その直流レベルの変動を小さくすることができる
という効果がある。
とクランプ電圧の差がきわめて小さいために、クランプ
されたあとの信号に直流オフセット電圧が重畳すること
がなくなり、例えばクランプレベルによって信号処理を
行うためクランプ後に利得の高い直流増幅器が使用され
ても、その直流レベルの変動を小さくすることができる
という効果がある。
第１図は本発明のクランプ回路の一実施例を示す回路図
、第２図は色差信号の一例を示す波形図、第３図は色差
信号を判別する検出信号を出力する本発明の応用例を示
す回路図、第４図は従来のダイオードクランプ回路図、
第５図はクランプ作用の説明図である。 図中、Ｑｌ、Ｑ２は差動増幅を構成するトランジスタ、
Ｑ：ｌ 、Ｑａはカレントミラー接続のトランジスタ、
Ｑ５はクランプ用のトランジスタ、Ｖ ｒ ｅ ｆは基
僧電圧、Ｃは結合コンデンサを示す。 ４，１４１のククンブ回ン訓 第４図 クランプ３皮」〉 第５図
、第２図は色差信号の一例を示す波形図、第３図は色差
信号を判別する検出信号を出力する本発明の応用例を示
す回路図、第４図は従来のダイオードクランプ回路図、
第５図はクランプ作用の説明図である。 図中、Ｑｌ、Ｑ２は差動増幅を構成するトランジスタ、
Ｑ：ｌ 、Ｑａはカレントミラー接続のトランジスタ、
Ｑ５はクランプ用のトランジスタ、Ｖ ｒ ｅ ｆは基
僧電圧、Ｃは結合コンデンサを示す。 ４，１４１のククンブ回ン訓 第４図 クランプ３皮」〉 第５図
Claims (1)
- カレントミラー接続された電流源にコレクタ電極が接続
されている第１、第２のトランジスタによって差動増幅
回路を構成し、前記差動増幅回路の一方の入力端子に基
準電圧源を、他方の入力端子にはクランプすべき信号を
入力し、かつ、前記他方の入力端子には電流負帰還が付
加されているクランプ用の第３のトランジスタのエミッ
タ電極が接続されていることを特徴とするクランプ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP496986A JPS62164380A (ja) | 1986-01-16 | 1986-01-16 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP496986A JPS62164380A (ja) | 1986-01-16 | 1986-01-16 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62164380A true JPS62164380A (ja) | 1987-07-21 |
Family
ID=11598420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP496986A Pending JPS62164380A (ja) | 1986-01-16 | 1986-01-16 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62164380A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449292A (en) * | 1993-04-16 | 1995-09-12 | Kgs Corporation | Tactile reading device |
| US6229371B1 (en) | 1998-03-18 | 2001-05-08 | Nec Corporation | Clamp circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547228A (en) * | 1977-06-20 | 1979-01-19 | Hitachi Ltd | Pedestal clamp circuit |
| JPS57104374A (en) * | 1980-12-19 | 1982-06-29 | Matsushita Electric Ind Co Ltd | Signal clamping circuit |
| JPS5999879A (ja) * | 1982-11-29 | 1984-06-08 | Toshiba Corp | 直流再生回路 |
-
1986
- 1986-01-16 JP JP496986A patent/JPS62164380A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547228A (en) * | 1977-06-20 | 1979-01-19 | Hitachi Ltd | Pedestal clamp circuit |
| JPS57104374A (en) * | 1980-12-19 | 1982-06-29 | Matsushita Electric Ind Co Ltd | Signal clamping circuit |
| JPS5999879A (ja) * | 1982-11-29 | 1984-06-08 | Toshiba Corp | 直流再生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449292A (en) * | 1993-04-16 | 1995-09-12 | Kgs Corporation | Tactile reading device |
| US6229371B1 (en) | 1998-03-18 | 2001-05-08 | Nec Corporation | Clamp circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866396A (en) | Temperature stabilized RF detector | |
| JPS5997281A (ja) | 映像表示装置の黒映像電流レベルを自動的に制御する装置 | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| KR910005248B1 (ko) | 블랙 영상 전류의 레벨 감지장치 | |
| JPS62164380A (ja) | クランプ回路 | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| US4502079A (en) | Signal sampling network with reduced offset error | |
| US5091774A (en) | Method and apparatus for providing sync on R-G-B video signals | |
| US4722006A (en) | Clamp circuit for a video signal processor | |
| KR0161321B1 (ko) | 전류 클램핑 회로 | |
| US4513322A (en) | Switching network with suppressed switching transients | |
| JP2528873B2 (ja) | レベル固定回路 | |
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JPH0139014Y2 (ja) | ||
| JP3332724B2 (ja) | 差動増幅装置 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JP3038733B2 (ja) | 映像信号処理回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPH02304371A (ja) | ピークホールド回路 | |
| JP2778105B2 (ja) | クランプ回路 | |
| KR900003104Y1 (ko) | 비데오 신호의 흑 레벨 설정회로 | |
| JPS6234283B2 (ja) | ||
| JPS6122291Y2 (ja) | ||
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| KR930007290B1 (ko) | 파워앰프의 출력-출력단락 검출회로 |