JPS586323B2 - Ａｇｃ回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、弱入力信号時のＳ／Ｎ（信号対雑音比）の改
善、及び強入力信号時のダイナミックレンジの拡大を計
ることの出来るＡＧＣ回路を提供せんとするものである
。

従来、エミツタが共通接続された一対のトランジスタと
、該一対のトランジスタの共通エミツタに接続された入
力トランジスタとを有するＡＧＣ（自動利得制御）回路
が公知である。

その様なＡＧＣ回路においては、前記入力トランジスタ
のベースに入力信号を印加し、前記一対のトランジスタ
のコレクタ電流の分流比をＡＧＣ信号によって制御する
ことによって利得制御を行っている。

しかしながら、前記ＡＧＣ回路は、入力トランジスタの
コレクタ電流が一定と成されている為、ダイナミックレ
ンジが狭く、強入力信号時における歪率が悪化するとい
う欠点を有する。

前記強入力信号時の歪率の悪化を防止する為に従来第１
図に示される如き回路が提案されている。

第１図において、入力信号は入力トランジスタ１のベー
スに印加され、該入力トランジスタ１のコレクタから一
対のトランジスタ２及び３の共通エミツタに印加される
。

前記一対のトランジスタ２及び３の一方のトランジスタ
２のベースは、検波回路４の出力信号を用いてＡＧＣ信
号を発生するＡＧＣ信号発生回路５の出力端に接続され
ており、前記一方のトランジスタ２のベースにＡＧＣ信
号が印加されると、前記一対のトランジスタ２及び３の
コレクタ電流の分流比が変化し、それによってＡＧＣが
行なわれる。

しかして第１図の回路においては、ダイナミックレンジ
の拡大を計る為に、ＡＧＣ信号発生回路５の出力端子と
入力トランジスタ１のベースとが抵抗６を介して接続さ
れており，ＡＧＣ信号の一部が前記入力トランジスタ１
に印加される様に構成されている。

その為、入力信号の増大に伴って入力トランジスタ１の
コレクタ電流が増大し、一対のトランジスタ２及び３の
総合エミツタ電流も増大し、ダイナミックレンジの拡大
を計り、強入力信号時の歪率を改善することが出来る。

しかしながら、第１図に示す如き回路構成においては、
ＡＧＣのかかり始めにおいて、前記入力トランジスタ１
のコレクタ電流の増加が大巾に大となり、Ｓ／Ｎ（信号
対雑音比）を悪什させるという欠点を有し、好ましいも
のではなかった。

本発明は、上述の点に鑑み成されたもので、ダイナミッ
クレンジの改善とともに弱入力信号時のＳ／Ｎを改善出
来るＡＧＣ回路を提供せんとするものである。

以下本発明の実施例に基き、図面を参照しながら説明す
る。

第２図において、７及び８は差動増幅回路を構成する為
、エミツタが共通接続され差動的に動作する第１及び第
２トランジスタ、９は前記第１及び第２トランジスタ７
及び８の共通エミツタにコレクタが接続された入力トラ
ンジスタ、１０は前記入力トランジスタ９の工ミツタと
アース間に挿入された電流■０の定電流回路、１１は検
波回路（図示せず）の出力信号を入力信号とし、第１及
び第２ＡＧＣ信号を発生する制御回路である。

しかして入力信号は前記入力トランジスタ９のベースに
接続された入力端子１２に印加され、出力信号は第１ト
ランジスタ７のコレクタから導出され、ＡＧＣ信号は、
前記第１トランジスタ７のベースに制御回路１１の第１
制御電流源１３に接続された第１出力端子１４から印加
されるとともに、前記入力トランジスタ９のエミツタに
前記制御回路１１の第２制御電流源１５に接続された第
２出力端子１６から印加されている。

又、第２図においては入力トランジスタ９と差動的に接
続されたトランジスタ１７が設けられており、該トラン
ジスタ１７のベースには、バイアス回路１８から定電圧
バイアスが印加されている。

次に動作を説明する。

ＡＧＣ動作は入力信号の大きさに応じて２つに分類する
ことが出来る。

第１の動作は、第３図における入力信号の範囲Ａで行な
われるもので、入力信号が小さい為、制御回路１１の入
力端子１９に制御信号が印加された時前記制御回路１１
の第１出力端子１４には第１ＡＧＣ信号が得られるが、
第２出力端子１６には第２ＡＧＣ信号が得られない。

その為、第１及び第２トランジスタ７及び８のコレクタ
電流の分流比は変化するが、前記両トランジスタ７及び
８の共通エミツタ電流Ｉ１は、定電流回路１０で規制さ
れる電流Ｉ０に固定され変化しない。

従って入力信号の増加に伴い前記コレクタ電流の分流比
が犬となり、第１トランジスタ７のコレクタ電流Ｉ２が
第３図範囲Ａに示される如く減少し、利得低減が達成さ
れる。

又、第２の動作は、第３図における入力信号の範囲Ｂで
行なわれる。

入力信号がより大きくなると、第ＩＡＧＣ信号ばかりで
なく、第２ＡＧＣ信号も発生する様になる。

前記第２ＡＧＣ信号は、第２制御電流源１５に流れる電
流Ｉ３によって表わされ、前記電流■３は、制御回路１
１の入力端子１９に印加される信号に応じて第３図一点
鎖線の如く変化する。

従って、第１及び第２トランジスター及び８の共通エミ
ツタ電流■１は、定電流回路１０の電流Ｉ０と、第２制
御電流源１５の電流■３との和になり、第３図実線の如
く変化する。

前記電流Ｉ３が増加しても入力トランジスタ９の利得は
変わらない。

なぜならば前記入力トランジスタ９の利得は抵抗Ｒによ
り決まり、前記抵抗Ｒの抵抗値は一定であるからである
。

第１トランジスタ７のコレクタ電流は第３図図示の如く
なる。

しかして、前記電流■３が増加すると、入カトランジス
タ９のエミツタ電流が増加し、該入カトランジスタ９の
入力ダイナミックレンジが増大する。

そして、前記入力トランジスタ９のエミツタ電流の増加
は、第１及び第２トランジスタ７及び８の共通エミツタ
電流■１の増加を招き、前記第１及び第２トランジスタ
７及び８から生ずる雑音が大となる。

しかしながら、前記第２制御電流源１５が作用を開始す
る時点を、実質的にＳ／Ｎが問題とならないような大き
な入力レベル（入カダイナミツクレンジの拡大の必要性
は大入力時にある。

）に設定しておけば、Ｓ／Ｎの悪化が防止される。

入力トランジスタ９に差動接続されたトランジスタ１７
は、前記入力トランジスタ９のダイナミツクレンジ拡大
制御をそのエミツタで行う為に配置されている。

第２制御電流源１５の電流■３が零の時、トランジスタ
９及び１７のベースにはバイアス回路１８から等しいバ
イアスが与えられており、ｇｍ（相互コンダクタンス）
が１／Ｒ（Ｒは抵抗Ｒの抵抗値）で、入力ダイナミック
レンジが約２ＲＩ０の差動増幅器が前記トランジスタ９
及び１７によって構成される。

一方、入力信号が増大し、前記電流■３が増加すると、
前記ｇｍは一定であるが、ダイナミックレンジは約２Ｒ
（Ｉｏ＋Ｉ３）に拡大される。

そしてバイアス回路１８は入力トランジスタ９が飽和す
る入力レベル（＋Ｂ−ＶＤ）、及びカットオフする入カ
レベルｖＤの中間の値である＋Ｂ／２に設定されている
。

ここでＶＤはダイオードの立上り電圧である。

この様にエミツタ制御型の回路構成とすることにより、
遅延型のＡＧＣ回路のダイナミックレンジ拡大制御を容
易に行い得るという利点が生じる。

尚、第２図において、電流Ｉ３＝０のとき、入力トラン
ジスタ９のベースバイアスをトランジスタ１７のベース
バイアスよりわずかに（例えば０．１Ｖ）高くすること
により定電流回路１０を省略することが出来る。

第４図は第２図にブロックで記載された制御回路１１の
具体例を示すものである。

第４図において１９は制御信号が印加される入力端子、
１４は第２図の第１及び第２トランジスタ７及び８のコ
レクタ電流の分流比を制御する第ＩＡＧＣ信号を発生す
る第１出力端子、１６は第２図の入力トランジスタ９の
エミツタ電流を制御する為の第２ＡＧＣ信号を発生する
第２出力端子、２０はコレクタが前記第１出力端子１４
に、エミツタが抵抗２１を介して入力端子１９にそれぞ
れ接続された第１電流制御トランジスタ、２２はコレク
タが前記第２出力端子１６に接続された第２電流飼御“
トランジスタ、２３は抵抗２４とダイオード２５との並
列回路から成り、前記第２電流制御トランジスタ２２の
動作を遅延させる為の遅延回路、２６はベースが前記入
力端子１９に、コレクタが前記遅延回路２３にそれぞれ
接続され、前記遅延回路２３に電流を供給する為のＰＮ
Ｐトランジスタ、及び２７は前記ＰＮＰトランジスタ２
６のエミツタ電流を供給するＮＰＮトランジスタである
。

第１電流制御トランジスタ２０のベースには、直流電源
２旧こよってＶ１の定電圧バイアスが印加されている。

いま入力端子１９に負方向に変化する制御信号が印加さ
れているとじ、その値をＶ２とすれば Ｖ２＝Ｖ１−ＶＢＥ ・・・・・・（
１）（たゞしＶＢＥはトランジスタのベース・エミツタ
立上り電圧） となった時、前記第１電流制御トランジスタ２０が導通
を開始し、第１出力端子１４に第ＩＡＧＣ信号が発生し
、所定の分流比の変化が行なわれる。

一方、ＰＮＰトランジスタ２６が導通を開始するのは、
制御信号Ｖ２が Ｖ２＝Ｖ１−２ＶＢＥ……（２） となった時であるから、初期状態、すなわち第３図の範
囲Ａでは、第１ＡＧＣ信号のみが発生し、差動増幅回路
に対しては分流ＡＧＣのみが行なわれる。

入力端子１９に印加される制御信号が第（２）式の値を
越えて低下すると、ＰＮＰトランジスタ２６も導通状態
となる。

そしてＮＰＮトランジスタ２７のエミツタからＰＮＰト
ランジスタ２６のエミツタ・コレクタ路を介して遅延回
路２３に電流が供給される。

第２電流制御トランジスタ２２は、エミツタが接地され
ているからそのベース電圧Ｖ３がＶＢＥに達した時導通
を開始する。

そして、前記ベース電圧■３はＰＮＰトランジスタ２６
のコレクタ電流■４、遅延回路２３の抵抗２４の値をＲ
とする時、 ■３＝Ｒ・■４ ・・・・・・（
３）で設定される。

従って、第２電流制御トランジスタ２２の動作開始は、
ＰＮＰトランジスタ２６が立上り、前記ベース電圧が第
（３）式で示される値になる迄前記第１電流制御トラン
ジスタ２０の動作開始から遅れることになり、第４図に
示される制御向路の使用により、第３図に示される特性
が容易に得られる。

以上述べた如く、本発明に係るＡＧＣ回路は、ＡＧＣの
かかり始めの弱入力時において総合動作電流が増大しな
いので、弱入力信号時におけるＳ／Ｈの悪化を防止する
ことが出来るという利点を有する。

又、本発明に係るＡＧＣ回路は強入力信号時においては
、前記総合動作電流が十分に大となるので入力ダイナミ
ックレンジが十分に大となり、歪率の改善を計ることが
出来る。

更に、本発明に係るＡＧＣ回路は、集積回路化が容易で
あり、回路の簡略化、コストの低減等の実用化に当って
の利点も有する等、多くの利点を有する優れたものであ
る。

【図面の簡単な説明】

第１図は従来のＡＧＣ回路を示す回路図、第２図は本発
明に係るＡＧＣ回路の一実施例を示す回路図、第３図は
本発明の説明に供する為の特性図、央び第４図は第２図
における制御回路の具体例を示す回路図である。 主な図番の説明、７，８・・・第１及び第２トランジス
タ、９・・・入力トランジスタ、１１・・・制御回路。

Claims (1)

1. 【特許請求の範囲】 １ エミツタが共通接続された一対のトランジスタを含
   む差動増幅回路の前記一対のトランジスタに流れる電流
   の分流比を変えることによって利得を制御する様に成し
   たＡＧＣ回路において、前記一対のトランジスタの共通
   エミツタ電流を制御する制御回路を有し、該制御回路の
   動作開始を、前記電流の分流比の制御開始よりも遅らせ
   たことを特徴とするＡＧＣ回路。 ２ 前記差動増幅回路は、前記一対のトランジスタの共
   通エミツタにコレクタが接続された入力トランジスタと
   、縛入力トランジスタのエミツタとアース間に挿入され
   た定電流回路とを有し、前記制御回路は前記入力トラン
   ジスタのエミツタと前記定電流回路との接続点における
   電流を制御する制御電流源を有することを特徴とする特
   許請求の範囲第１項記載のＡＧＣ回路。