JPS5861698A - 膜回路基板 - Google Patents
膜回路基板Info
- Publication number
- JPS5861698A JPS5861698A JP16119481A JP16119481A JPS5861698A JP S5861698 A JPS5861698 A JP S5861698A JP 16119481 A JP16119481 A JP 16119481A JP 16119481 A JP16119481 A JP 16119481A JP S5861698 A JPS5861698 A JP S5861698A
- Authority
- JP
- Japan
- Prior art keywords
- film circuit
- circuit
- circuit board
- thin film
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は同一基板上に厚膜と薄膜とが混在している膜回
路基板に関する４のである。
路基板に関する４のである。
従来この種の膜回路基板紘、はじめに、厚膜［９１路を
印刷し焼成してから次に薄膜回路を形成していた。これ
は、厚膜回路の焼成温度が薄膜回路の形成温度よりもか
なり高いためである。この製法で、厚膜同勢を形成した
後に、薄膜回路を形成しようとすると、薄膜な被着した
彼で薄膜のパターン形成のためのホトレジストを塗布す
る際、先に厚膜回路が形成されているためにホトレジス
トが均一に付着されず、厚い部分ができたシ薄い部分が
できたシする。時としては厚膜にさえぎられホトレジ１
ストが付かない部分すら発生することもある。
印刷し焼成してから次に薄膜回路を形成していた。これ
は、厚膜回路の焼成温度が薄膜回路の形成温度よりもか
なり高いためである。この製法で、厚膜同勢を形成した
後に、薄膜回路を形成しようとすると、薄膜な被着した
彼で薄膜のパターン形成のためのホトレジストを塗布す
る際、先に厚膜回路が形成されているためにホトレジス
トが均一に付着されず、厚い部分ができたシ薄い部分が
できたシする。時としては厚膜にさえぎられホトレジ１
ストが付かない部分すら発生することもある。
このようなホトレジストを現像しても設計通り画像を画
くことができず不良となる。この他にも正面から顕微鏡
等で外観を観察しても見えない部分で厚膜部の端の段差
部分の薄膜部分の一部分にホトレジストが中空状に付く
ことが多く、次のエツチング工程で薄膜回路が切れるこ
とが多い。
くことができず不良となる。この他にも正面から顕微鏡
等で外観を観察しても見えない部分で厚膜部の端の段差
部分の薄膜部分の一部分にホトレジストが中空状に付く
ことが多く、次のエツチング工程で薄膜回路が切れるこ
とが多い。
また、少）くともスルホール部は厚膜で形成されており
、厚膜と薄膜との混在する膜回路基板も薄膜パターン形
成工程でスルホール部の厚膜をエツチング液から保鰻す
るためにスルホール部およ□ びその周辺にホトレジス
トを塗布しなければならない。しかるに、このスルホー
ル部へのホトレジストの塗布はスルホール部分の穴の角
とが角のまわり穴の中にホトレジストをピンホールもな
く正常ｉｃｌ＆布することができにくい欠点があった。
、厚膜と薄膜との混在する膜回路基板も薄膜パターン形
成工程でスルホール部の厚膜をエツチング液から保鰻す
るためにスルホール部およ□ びその周辺にホトレジス
トを塗布しなければならない。しかるに、このスルホー
ル部へのホトレジストの塗布はスルホール部分の穴の角
とが角のまわり穴の中にホトレジストをピンホールもな
く正常ｉｃｌ＆布することができにくい欠点があった。
本発明は上述の欠点を除々するか少なくとも軽減するた
めに改善され九膜回路を提供するものである。
めに改善され九膜回路を提供するものである。
即ち本発明の膜回路基板は、絶縁性基板上に薄膜回路と
、厚膜回路または導電性樹脂による回路が混在して形成
された膜回路基板において、前記薄膜回路と前記厚膜回
路または導電性樹脂による回路の少くとも一部分は薄膜
回路の上に厚膜回路または導電性樹脂による回路が重ね
られて形成されていることを特徴とする。
、厚膜回路または導電性樹脂による回路が混在して形成
された膜回路基板において、前記薄膜回路と前記厚膜回
路または導電性樹脂による回路の少くとも一部分は薄膜
回路の上に厚膜回路または導電性樹脂による回路が重ね
られて形成されていることを特徴とする。
以下に、実施例を挙げて具体的に説明する。
ｖ、１図および第２図は本発明の一実施例による膜回路
基板をその製造工程順に従って示したものでおる。すな
わち、第１図（ａ） 、 （ｂ）に示すように、穴おき
基板１上にスパッス蒸着、メッキ等の手段で金桐薄膜を
被着後、スルホール部および所望部分のパターン形成２
を、写真蝕刻で行なう。このとき、前述の如くバタン形
成時に穴の角部分がホトレジストで保護されず、そのま
まエツチングしたためスルホールの角１１にアルミナ基
板１が露出してしまうている。
基板をその製造工程順に従って示したものでおる。すな
わち、第１図（ａ） 、 （ｂ）に示すように、穴おき
基板１上にスパッス蒸着、メッキ等の手段で金桐薄膜を
被着後、スルホール部および所望部分のパターン形成２
を、写真蝕刻で行なう。このとき、前述の如くバタン形
成時に穴の角部分がホトレジストで保護されず、そのま
まエツチングしたためスルホールの角１１にアルミナ基
板１が露出してしまうている。
＃！２図（ａ） 、 （ｂ）の如く、薄膜回路のスルー
ホール部婢の所望の場所に厚膜回路３により薄膜回路に
重ねて、厚膜ペーストを印刷、焼成することによりスル
ーホール部の薄膜回路が切れてアルミナが露出した部分
１１も容易に１気的に接続することができる。また本発
明の膜回路基板は薄膜回路を形成した後に厚膜もしくは
導電性樹脂膜を形成するため、スルーホール部を除いて
薄膜回路工程中のホトレジストも正常に塗布することが
でき、歩留本向上する。
ホール部婢の所望の場所に厚膜回路３により薄膜回路に
重ねて、厚膜ペーストを印刷、焼成することによりスル
ーホール部の薄膜回路が切れてアルミナが露出した部分
１１も容易に１気的に接続することができる。また本発
明の膜回路基板は薄膜回路を形成した後に厚膜もしくは
導電性樹脂膜を形成するため、スルーホール部を除いて
薄膜回路工程中のホトレジストも正常に塗布することが
でき、歩留本向上する。
以上説明したように本発明によれば、スルーホールを有
する膜回路基板でも容易に製造でき歩留向上し安価で部
分的に薄膜回路を使用しているため高信頼性高細密パー
タン高性能の膜回路基板を得ることができその効果も著
しい。
する膜回路基板でも容易に製造でき歩留向上し安価で部
分的に薄膜回路を使用しているため高信頼性高細密パー
タン高性能の膜回路基板を得ることができその効果も著
しい。
また、実施例では薄膜回路を形成後厚膜回路を形成した
膜回路を説明したが薄膜回路基板の上に厚膜回路のかわ
りに導電性樹脂回路を形成した膜回路基板であっても本
発明の主旨は変らない。
膜回路を説明したが薄膜回路基板の上に厚膜回路のかわ
りに導電性樹脂回路を形成した膜回路基板であっても本
発明の主旨は変らない。
本発明の膜回路基板の製造に使用すゐ厚膜ペーストとし
ては、日中マッセイ製ＴＲ−４８２０゜ＴＲ１１５に、
ＬＦシリーズ（いずれ本商品名）等があり、これらのペ
ーストは低温４５０−５５０℃。
ては、日中マッセイ製ＴＲ−４８２０゜ＴＲ１１５に、
ＬＦシリーズ（いずれ本商品名）等があり、これらのペ
ーストは低温４５０−５５０℃。
５〜１５分間で焼成できるので、薄膜回路に損傷を与え
ずに本発明の膜回路基板を製造することができる。また
導電性樹脂は２００℃以下の温度で硬化できるので、厚
膜回路を形成した後に導電性樹脂による回路を形成でき
ることは言うまでもない０
ずに本発明の膜回路基板を製造することができる。また
導電性樹脂は２００℃以下の温度で硬化できるので、厚
膜回路を形成した後に導電性樹脂による回路を形成でき
ることは言うまでもない０
第１図および第２図は本発明の一実施例を示す膜回路基
板を、製造工程順に示した吃ので、それぞれ（ａｌは平
面図、（ｂ）は断面図である。 １・二・・・・穴あきアルミナ基板、２・・・・・・薄
膜回路。 ３・・・・・・厚膜回路、１１・・・・・・穴の角部で
あシ、膜回路が繕出した部分。 ２ （（１） 箒 （ｂノ ー 図 ３／３ （（１） ＃２ （ｂ） 凹
板を、製造工程順に示した吃ので、それぞれ（ａｌは平
面図、（ｂ）は断面図である。 １・二・・・・穴あきアルミナ基板、２・・・・・・薄
膜回路。 ３・・・・・・厚膜回路、１１・・・・・・穴の角部で
あシ、膜回路が繕出した部分。 ２ （（１） 箒 （ｂノ ー 図 ３／３ （（１） ＃２ （ｂ） 凹
Claims (1)
- 絶縁性基板上に薄膜回路と、厚膜回路または導電性樹脂
による回路とが混在して形成された膜回路基板において
、前記薄膜回路と前記厚膜回路または導電性樹脂による
回路との少くとも一部分は、薄膜回路の上に厚膜回路ま
たは導電性樹脂による回路が重ねられて形成されている
ことを特徴とする膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16119481A JPS5861698A (ja) | 1981-10-09 | 1981-10-09 | 膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16119481A JPS5861698A (ja) | 1981-10-09 | 1981-10-09 | 膜回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5861698A true JPS5861698A (ja) | 1983-04-12 |
Family
ID=15730367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16119481A Pending JPS5861698A (ja) | 1981-10-09 | 1981-10-09 | 膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861698A (ja) |
-
1981
- 1981-10-09 JP JP16119481A patent/JPS5861698A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPS59215790A (ja) | 印刷回路板の製造法 | |
| JPS5861698A (ja) | 膜回路基板 | |
| JPS61264783A (ja) | プリント配線板とその製造方法 | |
| JP2710430B2 (ja) | パターン形成方法 | |
| JP2720511B2 (ja) | ヴィアフィル形成方法 | |
| JP2517277B2 (ja) | プリント配線板の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JP2000299202A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS59201482A (ja) | 厚膜回路基板の製造方法 | |
| JPS588600B2 (ja) | リヨウメンプリントハイセンバンノセイゾウホウホウ | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS61264782A (ja) | プリント配線板とその製造方法 | |
| JPS6259480B2 (ja) | ||
| JPS5984503A (ja) | 薄膜抵抗回路部品の製造方法 | |
| JPH0586679B2 (ja) | ||
| JPS6081899A (ja) | セラミツク基板の形成方法 | |
| JPS6142990A (ja) | 厚膜印刷基板 | |
| JPS6075596A (ja) | 部分めつき方法 | |
| JPH01135027A (ja) | エッチング法 | |
| JPS6123390A (ja) | 回路基板およびその製造方法 | |
| JPH0648750B2 (ja) | プリント基板及びプリント基板のはんだ付け方法 | |
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPH03250701A (ja) | チップ抵抗体の製造方法 | |
| JPS633479B2 (ja) |