JPS6259480B2 - - Google Patents
Info
- Publication number
- JPS6259480B2 JPS6259480B2 JP3022379A JP3022379A JPS6259480B2 JP S6259480 B2 JPS6259480 B2 JP S6259480B2 JP 3022379 A JP3022379 A JP 3022379A JP 3022379 A JP3022379 A JP 3022379A JP S6259480 B2 JPS6259480 B2 JP S6259480B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic
- film
- glass
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000002241 glass-ceramic Substances 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 10
- 239000010931 gold Substances 0.000 claims 10
- 229910052737 gold Inorganic materials 0.000 claims 10
- 239000005388 borosilicate glass Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 230000007261 regionalization Effects 0.000 description 4
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910001120 nichrome Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002845 discoloration Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
Description
本発明はセラミツク多層回路基板の製造工程に
おける薄膜導体の形成方法の改良に関するもの
で、特に該導体膜の変色をなくし、接着強度を著
しく改善することができるセラミツク多層回路基
板の製造方法に関する。 セラミツク多層回路基板作製の一方法として、
導体層と絶縁層を交互に繰り返し形成して多層化
を行なう方法がある。内部導体の形成は薄膜エツ
チングによつて行ない、絶縁層形成の後バイアホ
ールの形成もエツチングによつて行なう。 この方法において、導体の形成については
NiCrまたはCr膜を下地としてその上にAu膜を蒸
着することが一般的である。このNiCrまたはCr
膜が膜の接着強度に影響するため、上述の下地は
従来欠くことのできない要素となつていた。 ところが絶縁層としてのガラス−セラミツクを
大気中で焼成すると、NiCr膜が酸化され、Au膜
の変色や膜の接着強度が低下するなどの不都合が
生じ、上述の多層化方法によるNiCrやCr膜は下
地として適当でないことなどが指摘されていた。 表−１はCr膜を下地としてAr膜を蒸着し、そ
の上にAuメツキを行なつてパターンを形成した
後、温度を変えて焼成した場合の膜の接着強度の
変化を示したものである。
おける薄膜導体の形成方法の改良に関するもの
で、特に該導体膜の変色をなくし、接着強度を著
しく改善することができるセラミツク多層回路基
板の製造方法に関する。 セラミツク多層回路基板作製の一方法として、
導体層と絶縁層を交互に繰り返し形成して多層化
を行なう方法がある。内部導体の形成は薄膜エツ
チングによつて行ない、絶縁層形成の後バイアホ
ールの形成もエツチングによつて行なう。 この方法において、導体の形成については
NiCrまたはCr膜を下地としてその上にAu膜を蒸
着することが一般的である。このNiCrまたはCr
膜が膜の接着強度に影響するため、上述の下地は
従来欠くことのできない要素となつていた。 ところが絶縁層としてのガラス−セラミツクを
大気中で焼成すると、NiCr膜が酸化され、Au膜
の変色や膜の接着強度が低下するなどの不都合が
生じ、上述の多層化方法によるNiCrやCr膜は下
地として適当でないことなどが指摘されていた。 表−１はCr膜を下地としてAr膜を蒸着し、そ
の上にAuメツキを行なつてパターンを形成した
後、温度を変えて焼成した場合の膜の接着強度の
変化を示したものである。
【表】
上表より、焼成温度を上げれば膜の接着強度が
低下することがわかる。通常ガラス−セラミツク
の焼成温度は900℃なので、この温度での接着強
度は焼成しないものに比較してほぼ1/2になる。 本発明は上述のような問題点を解決するための
もので、Cr膜が酸化するのでこのCrの下地膜を
つけずに直接基板にAu膜を蒸着しその後アニー
ルする（ここでアニールせずAu膜を蒸着したま
までは膜の接着強度が著しく低くて導体パターン
形成前にはく離してしまう）ことにより、Au膜
の変色なく、しかも膜の接着強度を著しく改善す
ることを目的としており、導体層の上部に置かれ
る絶縁層の形成工程前に該薄膜導体をアニール
（900℃にて10分）することを特徴とするものであ
る。 表−２は下地をつけずにAu膜を直接蒸着した
後、第１回目のアニール（900℃にて10分）を行
ない、その後Auメツキしてパターンを形成して
接着強度を測定した測定結果およびさらにパター
ン形成後第２回目のアニール（900℃にて10分）
を行なつて接着強度を測定した測定結果をそれぞ
れ示す。
低下することがわかる。通常ガラス−セラミツク
の焼成温度は900℃なので、この温度での接着強
度は焼成しないものに比較してほぼ1/2になる。 本発明は上述のような問題点を解決するための
もので、Cr膜が酸化するのでこのCrの下地膜を
つけずに直接基板にAu膜を蒸着しその後アニー
ルする（ここでアニールせずAu膜を蒸着したま
までは膜の接着強度が著しく低くて導体パターン
形成前にはく離してしまう）ことにより、Au膜
の変色なく、しかも膜の接着強度を著しく改善す
ることを目的としており、導体層の上部に置かれ
る絶縁層の形成工程前に該薄膜導体をアニール
（900℃にて10分）することを特徴とするものであ
る。 表−２は下地をつけずにAu膜を直接蒸着した
後、第１回目のアニール（900℃にて10分）を行
ない、その後Auメツキしてパターンを形成して
接着強度を測定した測定結果およびさらにパター
ン形成後第２回目のアニール（900℃にて10分）
を行なつて接着強度を測定した測定結果をそれぞ
れ示す。
【表】
尚、 ※はパターン形成前のメツキ工程
で膜がはく離する。
上表より蒸着後にアニール（第１回目アニー
ル）することにより接着強度が大幅に向上し、ま
たパターン形成後にアニール（第２回目アニー
ル）することにより、さらに膜の接着強度が向上
することが明らかである。尚、アニール温度を上
げれば接着強度が大きくなる傾向にある。 これより焼成温度900℃、第２回アニール後の
接着強度はガラス−セラミツクの焼成温度900℃
の場合でCr膜を下地としたAu膜の焼成なしのと
きの接着強度とほぼ同等である。 なお、接着強度測定用基板はFGA（アルミナ
−セラミツクの商品名）基板上に表−３に示す組
成のガラス−セラミツクを印刷で形成し、大気中
900℃で10分間焼成したものを用いた。
で膜がはく離する。
上表より蒸着後にアニール（第１回目アニー
ル）することにより接着強度が大幅に向上し、ま
たパターン形成後にアニール（第２回目アニー
ル）することにより、さらに膜の接着強度が向上
することが明らかである。尚、アニール温度を上
げれば接着強度が大きくなる傾向にある。 これより焼成温度900℃、第２回アニール後の
接着強度はガラス−セラミツクの焼成温度900℃
の場合でCr膜を下地としたAu膜の焼成なしのと
きの接着強度とほぼ同等である。 なお、接着強度測定用基板はFGA（アルミナ
−セラミツクの商品名）基板上に表−３に示す組
成のガラス−セラミツクを印刷で形成し、大気中
900℃で10分間焼成したものを用いた。
【表】
また接着強度測定は１×１mmのパツドにハンダ
付けによつてリード線を接着し、それを１cm／
3sec（100ｇ／6secの引張り荷重）の引張り速度
で直角方向に引張り、膜がはく離した時の値を読
んだ。 以下本発明の実施例について説明する。 第１図において、既に焼成されたFGA基板
（第３図イ参照）上に表−３に示す組成のガラス
−セラミツクを印刷（第３図ロ参照）し、大気中
900℃で10分間焼成する。この基板の表面をよく
洗浄し、乾燥して蒸着装置にセツトする。基板加
熱を10Aで１時間行ない（約150℃になる）、真空
度が５×10-6においてガス抜きした後Au（純度
99.99％）を約２ｇ、60Vで２分間、70Vで３分間
の条件で蒸着し、さらにAuを約２ｇ蒸着する
（第３図ハ参照）。次に30分間冷却した後基板をと
り出し、これを大気中900℃で10分間アニールす
る。アニールの温度スケジユールは第２図に示す
如くである。そして電解Auメツキ液（テンペレ
ツクスHD）60℃にて0.5A／ｄm2の電流密度で９
分間メツキを行なう（第３図ニ参照）。その後ホ
トレジスト（AZ−111S）をスピンナにより1000
回転20秒塗布し、80℃、20分間乾燥する。そして
90秒露光し、現像し、20分間ポストベークする。
これを50℃のKI＋I2系のエツチング液に浸漬し、
Au膜をエツチングする（第３図ホ参照）。それか
ら水洗した後アセトンでレジストを除去する。こ
れにより導体パターンが形成される。その後前述
の温度スケジユール（第２図）により900℃にて
10分間アニールする。これらにより導体パターン
の形成が終了する。 以上本発明によれば、Crの下地膜をつけない
で直接基板にAu膜を蒸着し、その後900℃にて10
分間アニールすることによりAu膜の変色のな
い、しかも膜の接着強度を著しく改善するなどの
利点が得られ、薄膜にしたことによる信頼性の向
上と小型軽量によるコストダウンが可能となりき
わめて有効である。
付けによつてリード線を接着し、それを１cm／
3sec（100ｇ／6secの引張り荷重）の引張り速度
で直角方向に引張り、膜がはく離した時の値を読
んだ。 以下本発明の実施例について説明する。 第１図において、既に焼成されたFGA基板
（第３図イ参照）上に表−３に示す組成のガラス
−セラミツクを印刷（第３図ロ参照）し、大気中
900℃で10分間焼成する。この基板の表面をよく
洗浄し、乾燥して蒸着装置にセツトする。基板加
熱を10Aで１時間行ない（約150℃になる）、真空
度が５×10-6においてガス抜きした後Au（純度
99.99％）を約２ｇ、60Vで２分間、70Vで３分間
の条件で蒸着し、さらにAuを約２ｇ蒸着する
（第３図ハ参照）。次に30分間冷却した後基板をと
り出し、これを大気中900℃で10分間アニールす
る。アニールの温度スケジユールは第２図に示す
如くである。そして電解Auメツキ液（テンペレ
ツクスHD）60℃にて0.5A／ｄm2の電流密度で９
分間メツキを行なう（第３図ニ参照）。その後ホ
トレジスト（AZ−111S）をスピンナにより1000
回転20秒塗布し、80℃、20分間乾燥する。そして
90秒露光し、現像し、20分間ポストベークする。
これを50℃のKI＋I2系のエツチング液に浸漬し、
Au膜をエツチングする（第３図ホ参照）。それか
ら水洗した後アセトンでレジストを除去する。こ
れにより導体パターンが形成される。その後前述
の温度スケジユール（第２図）により900℃にて
10分間アニールする。これらにより導体パターン
の形成が終了する。 以上本発明によれば、Crの下地膜をつけない
で直接基板にAu膜を蒸着し、その後900℃にて10
分間アニールすることによりAu膜の変色のな
い、しかも膜の接着強度を著しく改善するなどの
利点が得られ、薄膜にしたことによる信頼性の向
上と小型軽量によるコストダウンが可能となりき
わめて有効である。
第１図は本発明による導体パターン形成方法の
工程図、第２図は本発明による導体アニールの温
度−時間の状況図、第３図は本発明による主なる
導体パターンの縦断面図である。 イ：FGA基板、ロ：ガラス−セラミツク、
ハ：Au蒸着膜、ニ：Auメツキ膜、ホ：パターン
形成。
工程図、第２図は本発明による導体アニールの温
度−時間の状況図、第３図は本発明による主なる
導体パターンの縦断面図である。 イ：FGA基板、ロ：ガラス−セラミツク、
ハ：Au蒸着膜、ニ：Auメツキ膜、ホ：パターン
形成。
Claims (1)
- 【特許請求の範囲】 １ 焼成されたセラミツク基板上に金導体層の形
成とガラス−セラミツク絶縁層の形成を交互に繰
り返して多層化を行なうセラミツク多層回路基板
の製造方法であつて、 上記ガラス−セラミツク絶縁層の形成を、 該基板もしくは該金導体層を形成した基板上に
ガラス−セラミツクを印刷する工程と、 ガラス−セラミツクを印刷した該基板を大気中
焼成する工程とによりなし、 上記金導体層の形成を、 該ガラス−セラミツク絶縁層を形成した基板上
に金膜を蒸着形成する工程と、 該金膜を形成した基板を、該ガラス−セラミツ
ク絶縁層の焼成温度と同程度の温度で、アニール
を行う工程と、 該基板の該金膜上に金メツキ層を形成する工程
と、 該金膜及び金メツキ層をホトエツチして金薄膜
導体パターンを形成する工程と該金薄膜導体パタ
ーンを形成した基板を該ガラスセラミツク絶縁層
の焼成温度と同程度の温度で、アニールを行う工
程とによりなすことを特徴とするセラミツク多層
回路基板の製造方法。 ２ 上記ガラス−セラミツクがアルミナとボロシ
リケートガラスよりなることを特徴とする特許請
求の範囲第１項記載の方法。 ３ 上記セラミツク基板がアルミナ基板であるこ
とを特徴とする特許請求の範囲第１項記載の方
法。 ４ 上記焼成温度が900℃であることを特徴とす
る特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022379A JPS55123196A (en) | 1979-03-15 | 1979-03-15 | Method of manufacturing ceramic multilayer circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022379A JPS55123196A (en) | 1979-03-15 | 1979-03-15 | Method of manufacturing ceramic multilayer circuit substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55123196A JPS55123196A (en) | 1980-09-22 |
| JPS6259480B2 true JPS6259480B2 (ja) | 1987-12-11 |
Family
ID=12297712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022379A Granted JPS55123196A (en) | 1979-03-15 | 1979-03-15 | Method of manufacturing ceramic multilayer circuit substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55123196A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149196A (ja) * | 1985-12-23 | 1987-07-03 | 松下電工株式会社 | 多層配線板の製法 |
| JPH0632358B2 (ja) * | 1988-06-27 | 1994-04-27 | 松下電工株式会社 | 抵抗体付セラミック回路板の製造方法 |
-
1979
- 1979-03-15 JP JP3022379A patent/JPS55123196A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55123196A (en) | 1980-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JP2990955B2 (ja) | 銅メタライズ法 | |
| JPS6259480B2 (ja) | ||
| US3434940A (en) | Process for making thin-film temperature sensors | |
| JP2514020B2 (ja) | 配線基板 | |
| JPS63172401A (ja) | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 | |
| JPH0774445A (ja) | 厚膜導体およびその製造方法 | |
| JPH0427180Y2 (ja) | ||
| JPH0682908B2 (ja) | 抵抗体付セラミック回路板の製造方法 | |
| JPH0821763B2 (ja) | 電子回路部品 | |
| JPH0680880B2 (ja) | 抵抗体付セラミック回路板の製法 | |
| JPS6226583B2 (ja) | ||
| JPS62193102A (ja) | セラミツク配線基板の製法 | |
| JPH029190A (ja) | 抵抗体付セラミック回路板の製造方法 | |
| JP2558640B2 (ja) | 導電回路の製造法 | |
| JPS59163851A (ja) | セラミツク回路基板およびその製造法 | |
| JPS5814559A (ja) | 配線基板の製造方法 | |
| JPH03173190A (ja) | 回路およびその製造法 | |
| JPH0586679B2 (ja) | ||
| JPS63275196A (ja) | 回路基板の製造方法 | |
| JPS5861698A (ja) | 膜回路基板 | |
| JPH03175690A (ja) | セラミックプリント配線板 | |
| JPH05251837A (ja) | 回路基板 | |
| JPH0682909B2 (ja) | 抵抗体付セラミック回路板の製造方法 | |
| JPH01262691A (ja) | セラミック・プリント配線板の製造方法 |