JPH03175690A - セラミックプリント配線板 - Google Patents

セラミックプリント配線板

Info

Publication number
JPH03175690A
JPH03175690A JP31562089A JP31562089A JPH03175690A JP H03175690 A JPH03175690 A JP H03175690A JP 31562089 A JP31562089 A JP 31562089A JP 31562089 A JP31562089 A JP 31562089A JP H03175690 A JPH03175690 A JP H03175690A
Authority
JP
Japan
Prior art keywords
thick film
layer
minutes
resistor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31562089A
Other languages
English (en)
Inventor
Kazuhiro Abe
和洋 阿部
Kenichi Yokota
健市 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyobo Co Ltd
Original Assignee
Toyobo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyobo Co Ltd filed Critical Toyobo Co Ltd
Priority to JP31562089A priority Critical patent/JPH03175690A/ja
Publication of JPH03175690A publication Critical patent/JPH03175690A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高精度、高信頼性を有するセラミックプリン
ト配線板に関する。
(従来の技術) 湿式めっき法を用いたセラミックプリント配線板におい
て、厚膜(焼成タイプ)抵抗体層とめっき導体回路を組
み合わせようとするこころみは、すでに行われている。
例えば、厚膜抵抗体を焼成により形成し、導体回路と接
する厚膜抵抗体層の端子部に、パラジウムを含むガラス
ペーストを印刷後焼成して端子部(接続端子)を形成し
、感光性ポリイミドを絶縁層かつめっきレジストとして
被覆し、化学めっきにより接続端子に一部重なるように
して導体回路を形成する方法が、知られている。さらに
特開昭49−82988号公報には、厚膜導体パッドを
形成し該導体パッド間に、抵抗体を印刷焼成し、かつ化
学めっきにより導体回路を形成する方法も開示されてい
る。
(発明が解決しようとする課題) 上記したように抵抗体端子部に、パラジウムを含むガラ
ス層を介′在させた場合、抵抗体として、特に電流ノイ
ズの増大を伴ってしまうという欠点があった。さらに該
導体端子部とセラミック基板との密着性を支えるガラス
成分が後のめっき工程及びバターニング工程での薬品処
理で侵しよくされ、劣化してしまう場合がある。
また基板を粗面化処理して、めっき導体と基板の密着強
度を高めようとするとき、端子部(厚膜導体層)に含ま
れるガラス成分が基板表面に広がり、せっかくの粗面化
面を埋めてしまい、(厚膜導体)端子部周辺で密着性が
低下し、熱履歴によりふくれが生じる等の問題がある。
さらに厚膜導体端子部の膜厚が約10μmと厚いため、
抵抗体の印刷性、バターニング性が悪く、膜厚や寸法の
ばらつきが生じ、その結果抵抗値のばらつきが大きくな
るという問題がある。
(課題を解決するための手段) 本発明者らは、従来技術の問題点を解決し、高精度、高
特性を有するセラミックプリント配線板の作製を鋭意検
討した結果、本発明に到達した。
ナなわち、本発明は、セラミック基板上に、厚膜抵抗体
層、湿式めっきによる導体回路、および該導体回路と該
厚膜抵抗体層の接続のための接続端子が少なくとも配さ
れてなるセラミックプリント配線板において、該接続端
子が、金属元素含有有機化合物を主成分とするペースト
を印刷、焼成したものであることを特徴とするセラミッ
クプリント配線板である。
本発明におけるセラミック基板とは、アルミナ系基板、
窒化アルミニウム基板、炭化ケイ素基板、ガラス系基板
などのセラミック系基板である。また前記セラミック系
基板はそのまま使用することができるが、好ましくはめ
っき導体の密着力を上げるために基板表面を機械的及び
化学的に粗面化したセラミック基板を使用する。特に、
溶融アルカリによって粗面化されたアルミナ系基板が好
適である。
これらのセラミック基板は必要によりスルーホールを形
成したものでもよい。
本発明における接続端子(以後薄膜導体端子層とも称す
る)とは厚8抵抗体層と導体回路パターンを形成してい
るめっき導体層とを接続するための耐薬品性の中間端子
層で、ガラス成分及び金属粉末を含まず、かつ金属元素
を含んだ有機化合物(有機金属化合物)を主成分とする
ペーストを印刷、焼成させることにより形成される。厚
さは、5μm以下、好ましくは1μm以下、さらに好ま
しくは0.5〜0.1μmが良い。また厚膜導体層に比
べて電気抵抗が小さい程好ましい。該有機金属化合物の
種類は特に限定されないが、好ましくは金、銀、白金、
銅、パラジウム、ニッケルの化合物が良い。該有機金属
化合物の例として、液状金属レジネートがある。
厚膜抵抗体層と湿式めっきによる導体回路との間に薄膜
導体端子層を介在させて、厚膜抵抗体層と湿式めっきに
よる導体回路との接合性を向上させる方法としては第1
図に示すような例が考えられるが、特に限定されるもの
ではなく、接続端子(薄膜導体端子層)を介在しておれ
ばよく、その他の方法を用いてもよい。
また単に接続端子としてだけではなく、湿式めっきによ
る導体回路のかわりに導体回路として使用することも何
ら限定されることはない。
本発明における厚膜抵抗体層とは、例えば、銀、パラジ
ウム、ルテニウム化合物、Tat Snt Inの酸化
物、L a B aなどの導電性微粉末、ガラス質フリ
ット、金属酸化物及び有機ビヒクルから成り、薄膜導体
端子層の一部又は全部に接続するような位置に抵抗体層
を印刷し、適当な条件下で焼成したものである。本発明
において、湿式めっきを施す前にめっき液が抵抗体層に
触れないように第1図で示すような絶縁体層で抵抗体層
を完全に覆うことが好ましい。絶縁体層とは厚膜抵抗体
層を保護する耐薬品性のもので、例えば厚膜無機絶縁体
とか樹脂系の絶縁体がある。厚膜無機絶縁体とはガラス
質フリット、金属酸化物及び有機ビヒクルから成り、厚
膜抵抗体層上に厚膜無機絶縁体を印刷し、適当な条件下
で焼成する。又樹脂系の絶縁体も同様に、厚膜抵抗体層
上に印刷し、適当な条件下で硬化を行う。
本発明における湿式めっきとは、銅及び銀、白金、白金
属、金、ルテニウム、ニッケル、コバルトの無電解めっ
き及び又は、これらを下部層とする電気めっきである。
導体パターンの形成法としては、公知のセミアデイティ
ブ法、フルアデイティブ法、又はサブトラクト法があり
、いずれでも実施可能である。
(実施例) 本発明を更に詳細に説明するために実施例を挙げるが、
本発明はこれらの実施例によって何ら限定されるもので
はない。
性能評価のための測定は次の方法によった。
TCR(抵抗温度係数)特性:所定の回路パターンを形
成し、基板を恒温チャンバー内の端子に接続し、チャン
バー内を25℃に調節し、その時の値を抵抗値とし、そ
の後温度を126℃に上げ、その時の抵抗値を記録し、
次式によりTCRを算出した。
ノイズ(電流雑音指数)特性:所定の回路パターンを形
成し、基板を室温(25℃)においてQuan−Tec
h Re5istor−Noise Te5t SET
 315Bを用いて測定した。
〈実施例1〉 アルミナ96%含有する縦50.8mm、横50.8嘗
嘗、厚さ0.635m嘗の白色セラミック基板を340
℃に保持された溶融苛性ソーダに、10分間浸漬し基板
表面を適度に粗面化した。
次に液状金しジネー)(A−1118r工ンゲルハード
社」製)をスクリーン印刷法により所望箇所に塗布し、
150°Cで10分間乾燥した後、850℃で10分間
(トータル60分間)空気焼成し、薄膜導体端子層を形
成した。
薄膜導体端子層間の間隔は1.0mmとした。
次いで両薄膜導体端子層にそれぞれ一部重なる様に厚膜
抵抗体焼成ペース) (R931ON r昭栄化学工業
・矯」)をスクリーン印刷法により塗布し、150℃で
10分間乾燥し、850°Cで10分間(トータル35
分間)空気焼成した。
更に厚膜抵抗体を保諧するため厚膜抵抗体層全面を被う
様に厚膜絶縁体焼成ペース)(AP5231「旭硝子」
)をスクリーン印刷法により塗布L、150℃で10分
間乾燥し、その後600℃で10分間(トータル30分
間)空気中焼成した。
厚膜抵抗体の焼成後の形状は巾1.0m鵬、長さ1゜5
闘、厚さ10μmである。又厚膜絶縁体層の焼成後の形
状は巾1.2..1長さ1.0mm、厚さ10μmであ
る。
上記、抵抗体端子用薄膜導体層、厚膜抵抗体層及び厚膜
絶縁体層形成後のアルミナ基板にフルアデイティブ法に
より薄膜導体端子層の一部に重なる様に、めっき導体回
路パターンを形成した。具体的にはまず、前記基板全面
を触媒活性化し、その後感光性ドライフィルムを用いて
ネガ型のめっきレジストを薄膜導体端子層の一部に重な
るように回路パターン状に形成し、化学銅めっきを約1
0μm析出させた。
化学銅めっきは、KC−10C日本鉱業コを用いた。こ
の特性の測定結果を表1に示す。
〈実施例2〉 実施例1に示したと同一の方法で粗面化した白色セラミ
ック基板に厚膜抵抗体焼成ペース)(R931ON r
昭栄化学鉱業・看」)をスクリーン印刷法により塗布し
、150℃で10分間乾燥し、850 ”Cで10分間
(トータル35分間)空気焼成した。次に液状金レジネ
ート(A−1118「エンゲルハード社」製)をスクリ
ーン印刷法により、抵抗体と一部重なる様に塗布し、1
50’Cで10分間乾燥した後、850℃で10分間(
トータル60分間)空気焼成し薄膜導体端子層を形成し
た。薄膜導体端子層間の間隔は1.0mmとした。更に
厚膜抵抗体を保刻するため厚膜抵抗体層全面を被う様に
厚膜絶縁体焼成ペース) (AP5231「旭硝子」)
をスクリーン印刷法により塗布し、150″Cで10分
間乾燥し、その後600℃で10分間(トータル30分
間)空気中焼成した。厚膜抵抗体層の焼成後の形状は巾
1.0mm、長さ1.5−m1厚さ10μmである。上
記厚膜抵抗体層薄膜導体端子層及び厚膜絶縁体形成後の
アルミナ基板に実施例1と同様にフルアデイティブ法に
より薄膜導体端子層の一部又は全部に重なる様にめっき
導体回路パターンを形成した。この特性を表1に示す。
〈実施例3〉 実施例1に示したと同一の方法で粗面化した白色セラミ
ック基板に液状金しジネー)(Alll8「エンケルハ
ード社」製)をスクリーン印刷法により所望箇所に塗布
し、150℃で10分間乾燥した後、850℃で10分
間(トータル60分間)空気焼成し、薄膜導体端子層を
形成した。薄膜導体端子層間の間隔は1.0關とした。
次いで両薄膜導体端子層のそれぞれ一部重なる様に厚膜
抵抗体焼成ペース)(R931ONr昭栄化学工業・力
」)をスクリーン印刷法により塗布し、150℃で10
分間乾燥し、850℃で10分間(トータル35分間)
空気焼成した。更に厚膜抵抗体を保護するため厚膜抵抗
体層全面を被う様に厚膜絶縁体焼成ペースト(AP52
31r旭硝子」)をスクリーン印刷法により塗布し、1
50″Cで10分間乾燥し、その後600℃で10分間
(トータル30分間)空気中焼成した。厚膜抵抗体の焼
成後の形状は巾1.0+u1長さ1.6+n、厚さ10
μmである。又厚膜絶縁体層の焼成後の形状は中1.2
關、長さ1.0mm、厚さ10μmである。上記抵抗体
端子用薄膜導体層、厚膜抵抗体層及び厚膜絶縁体層形成
後のアルミナ基板にサブトラクト法により薄膜導体端子
層の一部又は全部に重なる様にめっき導体回路パターン
を形成した。
この特性を表1に示す。
く比較例1〉 実施例1に示したと同一の方法で、粗面化した白色セラ
ミック基板に厚膜導体焼成ペース1−(TR−494O
r国中マッセイ91J)を用いて、スクリーン印刷法に
より形成し、150℃で10分間乾燥後、850℃で1
0分間(トータル35分間)空気焼成し、厚膜導体端子
層を形成した。
厚膜両端子層の間隔は1.0mmとした。次いで同厚膜
導体端子層にそれぞれ一部重なる様に厚膜焼成型抵抗体
ベース)(R931ONr昭栄化学工業II)を用いて
スクリーン印刷法により所望パターン状に塗布し、15
0℃で10分間乾燥後、850℃で10分間(トータル
35分間)空気中焼成した。この抵抗体層上に抵抗体採
譜用厚膜ガラスペースト(AP5231r旭硝子」)を
スクリーン印刷法により塗布し、160℃で10分間乾
燥後eOO℃で10分間(トータル30分間)空気焼成
した。厚膜抵抗体層の焼成抜形状は中1゜0■、長さ1
.5mm、厚さ10μmである。又厚膜絶縁体層の焼成
後の形状は、中1.2mm、長さi、o、、、厚さ10
μmである。上記、厚膜抵抗体層、厚膜導体端子層及び
厚膜絶縁体形成後のアルミナ基板に実施例1と同様にフ
ルアデイティブ法により厚膜導体端子層の一部又は全部
に重なるように、めっき導体回路パターンを形成した。
この特性を表1に示す。
く比較例2〉 実施例1に示したと同一の方法で、粗面化した白色セラ
ミック基板に厚膜焼成型抵抗体ペースト(R931ON
r昭栄化学工業G′JJJ’)をスクリーン印刷法によ
り塗布し、150℃で10分間乾燥し、850℃で10
分間(トータル35分間)空気焼成した。次に厚膜導体
焼成ベース) (TR−494Or国中マッセイ11」
)をスクリーン印刷法により抵抗体と一部重なる様に塗
布し、150°Cで10分間乾燥した後、850℃で1
0分間(トータル35分間)空気焼成し、厚膜導体端子
層を形成した。厚膜導体端子層間の間隔は1.0目とし
た。更に厚膜導体抵抗体を保護するため厚膜抵抗体層全
面を被う様に厚膜絶縁体焼成ペースト(A6231 r
旭硝子」)をスクリーン印刷法により塗布し、150℃
で10分間乾燥し、その後600℃で10分間(トータ
ル30分間)空気中焼成した。厚膜抵抗体層の焼成後の
形状は巾1.0目、長さ1.5關、厚さ10μmである
又厚膜絶縁体層の焼成後の形状は巾1.2mm、長さ1
.0■■、厚さ10μmである。上記厚膜抵抗体層、厚
膜導体端子層及び厚膜絶縁体形成後のアルミナ基板に実
施例1と同様にフルアデイティブ法により厚膜導体端子
層の一部又は全部に重なる様にめっき導体回路パターン
を形成した。この特性を表1に示す。
(発明の効果) 本発明の実施に当たり、めっき導体回路と厚膜抵抗体の
接続に本発明の接続端子を用いることにより、厚膜抵抗
体の本来の電気的特性と接続の信頼性を向上できること
は、セラミックプリント配線板の高精度化、高特性化、
高歩留り化に極めて有益である。
【図面の簡単な説明】
第1図、第2図は本発明の例を示す概略図であり、第3
図、第4図は従来の厚膜導体幼子層を用いたときの例を
示す図である。

Claims (1)

    【特許請求の範囲】
  1. (1)セラミック基板上に、厚膜抵抗体層、湿式めっき
    による導体回路、および該導体回路と該厚膜抵抗体層の
    接続のための接続端子が少なくとも配されてなるセラミ
    ックプリント配線板において、該接続端子が、金属元素
    含有有機化合物を主成分とするペーストを印刷、焼成し
    たものであることを特徴とするセラミックプリント配線
    板。
JP31562089A 1989-12-04 1989-12-04 セラミックプリント配線板 Pending JPH03175690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31562089A JPH03175690A (ja) 1989-12-04 1989-12-04 セラミックプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31562089A JPH03175690A (ja) 1989-12-04 1989-12-04 セラミックプリント配線板

Publications (1)

Publication Number Publication Date
JPH03175690A true JPH03175690A (ja) 1991-07-30

Family

ID=18067558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31562089A Pending JPH03175690A (ja) 1989-12-04 1989-12-04 セラミックプリント配線板

Country Status (1)

Country Link
JP (1) JPH03175690A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283659A (ja) * 2008-05-22 2009-12-03 Fujikura Ltd プリント配線板およびその製造方法、ならびに多層プリント配線板
WO2022107646A1 (ja) * 2020-11-17 2022-05-27 京セラ株式会社 回路基板および電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283659A (ja) * 2008-05-22 2009-12-03 Fujikura Ltd プリント配線板およびその製造方法、ならびに多層プリント配線板
WO2022107646A1 (ja) * 2020-11-17 2022-05-27 京セラ株式会社 回路基板および電子装置

Similar Documents

Publication Publication Date Title
US6233817B1 (en) Method of forming thick-film hybrid circuit on a metal circuit board
US4529835A (en) Ceramic thick film circuit substrate
JPH03175690A (ja) セラミックプリント配線板
JPH0595071U (ja) 厚膜回路基板
JPH04208591A (ja) セラミック・プリント配線板
JPH02284495A (ja) セラミックプリント配線板
JPH0774445A (ja) 厚膜導体およびその製造方法
JP2760035B2 (ja) 厚膜回路基板
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPH0228392A (ja) セラミックプリント配線板
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH0227832B2 (ja) Seramitsukusukiban
JPH01167907A (ja) 導電性被膜形成用銅ペースト
JPS6231190A (ja) 電子回路基板及びその製造方法
JPH0216788A (ja) セラミックプリント配線板
JPH01262691A (ja) セラミック・プリント配線板の製造方法
JP2975491B2 (ja) チップ抵抗器
JPS6025002B2 (ja) グレ−ズ抵抗器形成用磁器基板
JPH06177499A (ja) セラミック配線板
JPH0680880B2 (ja) 抵抗体付セラミック回路板の製法
JPH01173778A (ja) 低抗体付きプリント配線板の製造方法
JPS59117189A (ja) セラミツク配線基板
JPH04233787A (ja) 多層配線基板
JPH02244692A (ja) セラミックプリント配線板
JPS61164299A (ja) 厚膜多層セラミツク配線板およびその製造方法