JPS586148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS586148A JPS586148A JP10352581A JP10352581A JPS586148A JP S586148 A JPS586148 A JP S586148A JP 10352581 A JP10352581 A JP 10352581A JP 10352581 A JP10352581 A JP 10352581A JP S586148 A JPS586148 A JP S586148A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- wiring layers
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置Ｋ１１ｌシ、特に集積回路として製
造される絶縁ゲート電界効果半導体装置に関する。
造される絶縁ゲート電界効果半導体装置に関する。
従来の集積回路は微細技術によ〉絶縁ゲート電界効果ト
ランジスタ（ＩＧＦＢＴ）、ダイオードあるーは抵抗等
の素子が形成される半導体基板上において、拡散層等に
より配線領域を形成することによシ、集積度を上げて来
え。ζＯ方法による集積死線多大の工数および時間が必
要であった。そこで、ＩＧＦＢＴ、ダイオードある一線
抵抗勢の素子を規格化し、半導体基板上の絶縁層によっ
て分離された配線領域によって所望の論理回路を構成す
るマスタースライスが実現されるに至う九。
ランジスタ（ＩＧＦＢＴ）、ダイオードあるーは抵抗等
の素子が形成される半導体基板上において、拡散層等に
より配線領域を形成することによシ、集積度を上げて来
え。ζＯ方法による集積死線多大の工数および時間が必
要であった。そこで、ＩＧＦＢＴ、ダイオードある一線
抵抗勢の素子を規格化し、半導体基板上の絶縁層によっ
て分離された配線領域によって所望の論理回路を構成す
るマスタースライスが実現されるに至う九。
第１図（ａ） 、 （ｂ）は従来の半導体装置の多層配
線の一例の平面図およびＡ−Ａ′断ｌ１ｌｌｌである。
線の一例の平面図およびＡ−Ａ′断ｌ１ｌｌｌである。
半導体基板Ｉ Ｋ ＩＧＦＦｉＴ％ダイオード又は抵抗
等と配線するための拡散層２を形成し、該拡散領域２と
他の配線層とを接続して所望の論理回路を構成する。次
に、ＩＱＦＢＴのゲート等を構成するポリシリコン３を
酸化膜４上に配一層として形成する。ポリシリコン３の
上にリンガラス層（Ｐ２Ｏ）等の絶縁膜５を形成する。
等と配線するための拡散層２を形成し、該拡散領域２と
他の配線層とを接続して所望の論理回路を構成する。次
に、ＩＱＦＢＴのゲート等を構成するポリシリコン３を
酸化膜４上に配一層として形成する。ポリシリコン３の
上にリンガラス層（Ｐ２Ｏ）等の絶縁膜５を形成する。
絶縁膜５は、絶縁膜５の上に設けられるメタクイゼーシ
曹ンが段差による段切ｈ１および短絡等が起るのを少な
くするために、Ｐ２Ｏ膜を成長させたシ、リンの拡散に
より、Ｐ２Ｏを形成して段差の角張りた所Ｋ「だれ」を
もたせる、いわゆる１リンだらし”を行う。この１リン
だらし１は、高温にてリン処理・酸化する必要がラシ、
高温に耐える配線材料でなければならない。また、′リ
ンだらし”等により段差を傾斜をもたせないと舞は、配
線層の厚さを厚くし、幅を広くシ、配線層間隔を大きく
とらなければならない。
曹ンが段差による段切ｈ１および短絡等が起るのを少な
くするために、Ｐ２Ｏ膜を成長させたシ、リンの拡散に
より、Ｐ２Ｏを形成して段差の角張りた所Ｋ「だれ」を
もたせる、いわゆる１リンだらし”を行う。この１リン
だらし１は、高温にてリン処理・酸化する必要がラシ、
高温に耐える配線材料でなければならない。また、′リ
ンだらし”等により段差を傾斜をもたせないと舞は、配
線層の厚さを厚くし、幅を広くシ、配線層間隔を大きく
とらなければならない。
このような絶縁膜５を形成後、アルミニウム等の金属被
膜６を形成して所望の論理回路を構成する。金属被膜６
が高密度の配線を実現するためには、前記段差に傾斜を
つけ、金属被膜６の幅および間隔を小さくしなければな
らない。
膜６を形成して所望の論理回路を構成する。金属被膜６
が高密度の配線を実現するためには、前記段差に傾斜を
つけ、金属被膜６の幅および間隔を小さくしなければな
らない。
従来の配線層はリンガラス等圧ようて配線層自身の厚さ
によって、生ずる段差に傾斜を設け、段差による弊害を
小さくしていたが、よ〕多層化した場合の段差による弊
害に対する対策がなかりた。
によって、生ずる段差に傾斜を設け、段差による弊害を
小さくしていたが、よ〕多層化した場合の段差による弊
害に対する対策がなかりた。
ランダムロジックで構成されている論理回路においては
、各ゲート対応の固有配線を必要とするため、半導体チ
ップの有効面積の大半が配線で占められるといわれる。
、各ゲート対応の固有配線を必要とするため、半導体チ
ップの有効面積の大半が配線で占められるといわれる。
すなわち、ランダムロジックで構成されている論理回路
においては、スケール・ダウンによるトランジスタ密度
の向上とともに配線密度の向上が必要となる。トランジ
スタの密度が増大すると、２ンダ今ロジツクの論理回路
の信号線数社信号端子数、すなわちゲート数に比例し、
配線密度も増大しなければならない。従来技術の如く配
線領域を平面的に配線密度を増大してもチップとしての
集積度の向上に役立たないという欠点があり九。
においては、スケール・ダウンによるトランジスタ密度
の向上とともに配線密度の向上が必要となる。トランジ
スタの密度が増大すると、２ンダ今ロジツクの論理回路
の信号線数社信号端子数、すなわちゲート数に比例し、
配線密度も増大しなければならない。従来技術の如く配
線領域を平面的に配線密度を増大してもチップとしての
集積度の向上に役立たないという欠点があり九。
本発明は上記欠点を除色、上層の配線を下層の配線によ
って生ずる段差を埋めるように設けることＫより配線に
よる段差を小さくシ、配線密ｍｔ増大し、かつ半導体素
子の集積度も増大させた半導体装置を提供するものであ
る。
って生ずる段差を埋めるように設けることＫより配線に
よる段差を小さくシ、配線密ｍｔ増大し、かつ半導体素
子の集積度も増大させた半導体装置を提供するものであ
る。
本発明の半導体装置は、半導体基板に形成された半導体
素子の拡散領域あるいは各電極を金属配線と絶縁層とを
用いて結線した多層配線層を有する半導体装置において
、一つの絶縁層上に設けられる一つの配線層の各配線は
平行に形成され、該配線層の上に少くとも一層の絶縁層
を介して設けられる上層の配線層の各配線か前配下層に
なる配線層の各配線と重なることなく該各配線の間に位
置するように設けられた多層配線層を有することを特徴
として構成される。
素子の拡散領域あるいは各電極を金属配線と絶縁層とを
用いて結線した多層配線層を有する半導体装置において
、一つの絶縁層上に設けられる一つの配線層の各配線は
平行に形成され、該配線層の上に少くとも一層の絶縁層
を介して設けられる上層の配線層の各配線か前配下層に
なる配線層の各配線と重なることなく該各配線の間に位
置するように設けられた多層配線層を有することを特徴
として構成される。
本発明の実施例について図面を用いて説明する。
第２図（！ｌ） 、 （ｂ）は本発明の一実施例の平面
図およびＢ−Ｂ／断面図である。
図およびＢ−Ｂ／断面図である。
半導体基板１１にＩＧＦＥＴ、ダイオード又は抵抗勢の
拡散領域を形成し、表面に酸化膜等の絶縁膜１２を設け
、絶縁膜１ｚの上に第１の配線Ｊｉｉｌ１３を形成し、
配線層１３に直交する第２の配線層１５との層間に低温
で成長することができるプラズマ窒化膜等の絶縁ｊ！１
４を形成する。絶縁膜！４上の段差は配線層１３によっ
て決定される為、配線層１３は電流密度が許容する限り
厚さを薄くすることが望ましい。又、絶縁膜１４は配線
層１３゜１５の接点の為のスルーホール段差が問題にな
る為、寄生容量を考慮して出来る限り薄い絶縁膜が望ま
しい。配線層１５の上に絶縁膜１４と同様に絶縁膜１６
を成長する。この場合の絶縁膜１６の表面の段差は最大
部は配線層１３．１５によって決まる。従って、配線層
１３，１５の厚さは薄い程段差が少ないことになる。
拡散領域を形成し、表面に酸化膜等の絶縁膜１２を設け
、絶縁膜１ｚの上に第１の配線Ｊｉｉｌ１３を形成し、
配線層１３に直交する第２の配線層１５との層間に低温
で成長することができるプラズマ窒化膜等の絶縁ｊ！１
４を形成する。絶縁膜！４上の段差は配線層１３によっ
て決定される為、配線層１３は電流密度が許容する限り
厚さを薄くすることが望ましい。又、絶縁膜１４は配線
層１３゜１５の接点の為のスルーホール段差が問題にな
る為、寄生容量を考慮して出来る限り薄い絶縁膜が望ま
しい。配線層１５の上に絶縁膜１４と同様に絶縁膜１６
を成長する。この場合の絶縁膜１６の表面の段差は最大
部は配線層１３．１５によって決まる。従って、配線層
１３，１５の厚さは薄い程段差が少ないことになる。
絶縁膜１６の上に第３の配線層１７を形成する。
この場合、配線層１７が配線層１３上に重なると、該配
線層１７上に絶縁膜を介して成る第４の配線層１８の段
差は配線層１３．ｉｓ、１７の膜厚による段差を生じ、
段差によシ配線層１８の段切れ、短絡が起きる。これを
防ぐ丸め、本発明では配線層１５を社さむ配線層１３，
１７は平行でかつ重なシ合わないように設ける。これに
よって上記弊害から防止できる。配線層１７をはさむ配
線層１５゜１８についても同様である。
線層１７上に絶縁膜を介して成る第４の配線層１８の段
差は配線層１３．ｉｓ、１７の膜厚による段差を生じ、
段差によシ配線層１８の段切れ、短絡が起きる。これを
防ぐ丸め、本発明では配線層１５を社さむ配線層１３，
１７は平行でかつ重なシ合わないように設ける。これに
よって上記弊害から防止できる。配線層１７をはさむ配
線層１５゜１８についても同様である。
以上、詳細に説明したように、本発明によれに、スケー
ル・ダウンによるトランジスタ密度の向上とともに配線
密度を向上させ大規模集積を実現する半導体装置が得ら
れるのでその効果は大口％
ル・ダウンによるトランジスタ密度の向上とともに配線
密度を向上させ大規模集積を実現する半導体装置が得ら
れるのでその効果は大口％
第１図（ａ） 、 （ｂｌは従来の半導体装置の多層配
線の一例の平面図および断面図、第２図（ａ） 、 （
ｂ）は本発明の一実施例の平面図および断面図である。 ｌ・・・・・・半導体基板、２・・・・・・拡散領斌、
３・・・・・・ポリ・シリコン、４・・・・・・酸化膜
、５・・・・・・リンガラスＣＰＳＧ）、６・・・・・
・金属被膜、１１・・・・・・半導体基板、１２・・・
・・・酸化膜、１３・・・・・・第一の配線層、１４・
・・・・・絶縁膜、１５・・・・・・第２の配線層、１
６・・・・・・絶縁膜、１７・・・・・・第３の配線層
、！訃・・・・・第４の配線層。 第 １ 図
線の一例の平面図および断面図、第２図（ａ） 、 （
ｂ）は本発明の一実施例の平面図および断面図である。 ｌ・・・・・・半導体基板、２・・・・・・拡散領斌、
３・・・・・・ポリ・シリコン、４・・・・・・酸化膜
、５・・・・・・リンガラスＣＰＳＧ）、６・・・・・
・金属被膜、１１・・・・・・半導体基板、１２・・・
・・・酸化膜、１３・・・・・・第一の配線層、１４・
・・・・・絶縁膜、１５・・・・・・第２の配線層、１
６・・・・・・絶縁膜、１７・・・・・・第３の配線層
、！訃・・・・・第４の配線層。 第 １ 図
Claims (1)
- 半導体基板に形成された半導体素子の拡散領域あるいは
各電極を金属配線と絶縁層とを用いて結線した多層配線
層を有する半導体装置において、一つの絶縁層上に設け
られる一つの配着層の各配線は平行に形成され、皺配線
層の上に少くとも一層の絶縁層を介して設けられる上層
の配線層の各配線が前記下層になる配線層の各配線と重
なることなく鋏各配線の間に位置するように設けられた
多層配線層を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352581A JPS586148A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352581A JPS586148A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS586148A true JPS586148A (ja) | 1983-01-13 |
Family
ID=14356326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10352581A Pending JPS586148A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586148A (ja) |
-
1981
- 1981-07-02 JP JP10352581A patent/JPS586148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010846B1 (ko) | 반도체 장치의 그의 제조방법 | |
| US3936865A (en) | Semiconductor devices having conductor tracks at different levels and interconnections therebetween | |
| JPS6321351B2 (ja) | ||
| US3942241A (en) | Semiconductor devices and methods of manufacturing same | |
| JPH04348077A (ja) | 薄膜トランジスタ | |
| JPH0279475A (ja) | 半導体装置 | |
| JPH02246264A (ja) | 半導体装置およびその製造方法 | |
| JPS586148A (ja) | 半導体装置 | |
| JPH031838B2 (ja) | ||
| JPS5951143B2 (ja) | Ｍｉｓ形半導体装置 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JPH0222843A (ja) | 半導体装置 | |
| JPS58116763A (ja) | Ｍｏｓ型ｒｏｍ | |
| JPS5814072B2 (ja) | 半導体集積回路装置及びその製法 | |
| JP2515040B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6489366A (en) | Semiconductor device | |
| KR20030050907A (ko) | 멀티플 게이트 박막 트랜지스터 | |
| JPS63244757A (ja) | 半導体装置の製造方法 | |
| JPH02254752A (ja) | 半導体メモリ | |
| JPS61270849A (ja) | 集積回路装置 | |
| JPS61131548A (ja) | 半導体装置 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS5980962A (ja) | Ｍｉｓ形半導体装置の製法 | |
| JPH07122743A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02308553A (ja) | Ｓｏｉ型半導体装置 |