JPS5858652A - 最適な変位の決定方法 - Google Patents
最適な変位の決定方法Info
- Publication number
- JPS5858652A JPS5858652A JP15644881A JP15644881A JPS5858652A JP S5858652 A JPS5858652 A JP S5858652A JP 15644881 A JP15644881 A JP 15644881A JP 15644881 A JP15644881 A JP 15644881A JP S5858652 A JPS5858652 A JP S5858652A
- Authority
- JP
- Japan
- Prior art keywords
- displacement
- value
- array
- contents
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000006073 displacement reaction Methods 0.000 claims abstract description 39
- 238000010586 diagram Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- HWQQDVNGHZIALS-UHFFFAOYSA-N tert-butyl 6-[3-oxo-4-(triazol-1-yl)-1h-pyrazol-2-yl]pyridine-3-carboxylate Chemical compound N1=CC(C(=O)OC(C)(C)C)=CC=C1N1C(=O)C(N2N=NC=C2)=CN1 HWQQDVNGHZIALS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、配列の要素の主記憶装置上の番地を計算スる
ためのオブジェクト・プログラムの命令の数を減少でき
ると共に、インデックス・レジスタをも共通化できるよ
５Ｋｔ、た最適な変位の決定方法に関するものである。
ためのオブジェクト・プログラムの命令の数を減少でき
ると共に、インデックス・レジスタをも共通化できるよ
５Ｋｔ、た最適な変位の決定方法に関するものである。
計算機の主記憶装置上の番地をアクセスするための命令
である、ＰＸ型式の命令は という形式を有している。こ〜で、ＯＰはオペレーショ
ンΦコード、Ｒは汎用レジスタの番号、Ｘハインデック
ス・レジスタの番号、Ｂはベース・レジスタノ番号、Ｄ
は変位（ディスプレースメント又はオフセント）を示し
ている。主記憶上の番地は、インデックス・レジスタの
内容、ベースＯレジスタの内容およびディスプレースメ
ントの和で表わされる。配列は同じ特性をもつ要素を所
定の規則和したがって並べたものであるか、配列は主記
憶上の連続した領域に格納されている。
である、ＰＸ型式の命令は という形式を有している。こ〜で、ＯＰはオペレーショ
ンΦコード、Ｒは汎用レジスタの番号、Ｘハインデック
ス・レジスタの番号、Ｂはベース・レジスタノ番号、Ｄ
は変位（ディスプレースメント又はオフセント）を示し
ている。主記憶上の番地は、インデックス・レジスタの
内容、ベースＯレジスタの内容およびディスプレースメ
ントの和で表わされる。配列は同じ特性をもつ要素を所
定の規則和したがって並べたものであるか、配列は主記
憶上の連続した領域に格納されている。
第１図は配列アクセスの基本を示すものであって、Ａは
配列名、（１）、（２）・・・（りは配列の要素のｊ一
番を示している。なお、図示の例では配列の要素の大き
さは４”としている。ベース・レジスタには一要素分だ
け前の番地（小さい番地］を設定する。
配列名、（１）、（２）・・・（りは配列の要素のｊ一
番を示している。なお、図示の例では配列の要素の大き
さは４”としている。ベース・レジスタには一要素分だ
け前の番地（小さい番地］を設定する。
これによりてインデック拳レジスタ１２は（ｚ−１）×
４ではな（てｔＸ４を設足するだけで済む。配列の要素
人＠の番地を示す場合にはインデックス・レジスタは使
用せず変位を２×４とする。配列の要業人（りを表わす
場合にはインデックス・レジスタの内容なｉｘ４とし、
変位を１０１とする。配列の要素ム（ｔ＋３・）を表わ
す場合には、インデックス・レジスタの内容な龜×４と
し、変位を３×４とする。
４ではな（てｔＸ４を設足するだけで済む。配列の要素
人＠の番地を示す場合にはインデックス・レジスタは使
用せず変位を２×４とする。配列の要業人（りを表わす
場合にはインデックス・レジスタの内容なｉｘ４とし、
変位を１０１とする。配列の要素ム（ｔ＋３・）を表わ
す場合には、インデックス・レジスタの内容な龜×４と
し、変位を３×４とする。
第２図は配列のアクセスの一般的方法を示すものであり
、第２図においてＢおよびＣも配列を示している。計算
機におけるレジスタの個数は有限であるので、異なる複
数の配列で１つのベース・レジスタを使用することか望
まれる。このため、ベース・レジスタには、ｌ要素分で
はなくて（犠＋４）だけ前の番地を設定する。第２図の
例においては、配列の要素人（２）の番地を示す場合、
インデックス・レジスタは使用せず。変位は２Ｘ４＋ｍ
とされる。配列の要素人Ｃｉ）を表わす場合、インデッ
クス・レジスタの内容はｉｘ４とされ、変位は慣とされ
る。配列の要素Ａ（１４３）を表わす場合、インデック
ス・レジスタの内容はｉ×４とされ、変位は３Ｘ４＋ｍ
とされる。
、第２図においてＢおよびＣも配列を示している。計算
機におけるレジスタの個数は有限であるので、異なる複
数の配列で１つのベース・レジスタを使用することか望
まれる。このため、ベース・レジスタには、ｌ要素分で
はなくて（犠＋４）だけ前の番地を設定する。第２図の
例においては、配列の要素人（２）の番地を示す場合、
インデックス・レジスタは使用せず。変位は２Ｘ４＋ｍ
とされる。配列の要素人Ｃｉ）を表わす場合、インデッ
クス・レジスタの内容はｉｘ４とされ、変位は慣とされ
る。配列の要素Ａ（１４３）を表わす場合、インデック
ス・レジスタの内容はｉ×４とされ、変位は３Ｘ４＋ｍ
とされる。
変位が例えば１２ビツト構成であるとすると、−変位は
０”ないし“４０９５”の範囲の値を堆ることが出来る
。変位のとり得る最大値が決っているので、配列の要素
数が多い場合や配列の要素の寸 ５法が大きい場合には
、上記のようにして計算された変位の値が最大値を１越
えてしまう場合がある。
０”ないし“４０９５”の範囲の値を堆ることが出来る
。変位のとり得る最大値が決っているので、配列の要素
数が多い場合や配列の要素の寸 ５法が大きい場合には
、上記のようにして計算された変位の値が最大値を１越
えてしまう場合がある。
例えば配列の要素Ａ （４４１２００）の変位を前記し
た方法で計算すると、１２００Ｘ４４ｍとなり、最大値
１４０９５ ”を越えてしまう、計算の結果得られた変
位が’ ４０９５ ’の値を越えた場合、従来技術にお
いては、計算によって得られたインデックス・レジスタ
の内容に１２００Ｘ４＋ｓを加えたものを新たにインデ
ックス・レジスタに設足し、変位の値を１０１にしてい
た。このような従来方式によると、さらに配列の要素ム
（ｉ＋１５００）の主記憶上の番地を求める場合、１５
００Ｘ４＋ｙ＋ｓを針算し、別のインデックス・レジス
タに’ Ｘ ４ ＋ １５００ Ｘ ４ ＋ 慣を設定
する必要があった。即ち、オブジェクト・プログラム上
で配列の要素Ａ （ｓ＋１２００）とＡ （ｔ＋１５０
０）の王記憶装置上の番地を求吟る場合、 ｉＸ４＋
１２００Ｘ４＋漢を求める命令と、’、 （Ｘ４＋１１
・ｆ（ＩＯＸ４＋ｖ＋ｓを求める命令とを余分に必要と
し、さらに、とれらの計算結果を設定する２個のインデ
ックス・レジスタを必要とした。
た方法で計算すると、１２００Ｘ４４ｍとなり、最大値
１４０９５ ”を越えてしまう、計算の結果得られた変
位が’ ４０９５ ’の値を越えた場合、従来技術にお
いては、計算によって得られたインデックス・レジスタ
の内容に１２００Ｘ４＋ｓを加えたものを新たにインデ
ックス・レジスタに設足し、変位の値を１０１にしてい
た。このような従来方式によると、さらに配列の要素ム
（ｉ＋１５００）の主記憶上の番地を求める場合、１５
００Ｘ４＋ｙ＋ｓを針算し、別のインデックス・レジス
タに’ Ｘ ４ ＋ １５００ Ｘ ４ ＋ 慣を設定
する必要があった。即ち、オブジェクト・プログラム上
で配列の要素Ａ （ｓ＋１２００）とＡ （ｔ＋１５０
０）の王記憶装置上の番地を求吟る場合、 ｉＸ４＋
１２００Ｘ４＋漢を求める命令と、’、 （Ｘ４＋１１
・ｆ（ＩＯＸ４＋ｖ＋ｓを求める命令とを余分に必要と
し、さらに、とれらの計算結果を設定する２個のインデ
ックス・レジスタを必要とした。
本発明は、上記の考察に基づくものであって、配列の要
素の主記憶上の番地を求める場合、主記憶上の番地を計
算するための命令とインデックス・レジスタの個数を減
少できるようＫなった最適な変位の決足方法を提供する
ことを目的としている。そしてそのため、本発明の最適
な変位の決足方法は、ソース・プログラム上の配列Ａの
要素Ａ（ｚ＋Ａ） （ただし、ｔは変数、には定数）
の番地を、配列Ａの先頭番地なＯ番地と返電したとき、
中間段階において第＋Ｄ（ただし、Ｄは配列の要素の大
きさ）の内容゛を持つベース・レジス／、ｊＸ］）ノ内
容ヲ持つインデックス−レジスタ、Ａ＋ｌ）＋Ｂの値を
もつディスプレースメントで表し、デイスプレスメント
の値か所定値を越えている場合、上記ベース・レジスタ
又はインデックス慟レジスタの内容を調節して上記配列
の要素（ｉｎｋ）の番地をオブジェクト・コードで表わ
すよ５Ｋした”３ン。
素の主記憶上の番地を求める場合、主記憶上の番地を計
算するための命令とインデックス・レジスタの個数を減
少できるようＫなった最適な変位の決足方法を提供する
ことを目的としている。そしてそのため、本発明の最適
な変位の決足方法は、ソース・プログラム上の配列Ａの
要素Ａ（ｚ＋Ａ） （ただし、ｔは変数、には定数）
の番地を、配列Ａの先頭番地なＯ番地と返電したとき、
中間段階において第＋Ｄ（ただし、Ｄは配列の要素の大
きさ）の内容゛を持つベース・レジス／、ｊＸ］）ノ内
容ヲ持つインデックス−レジスタ、Ａ＋ｌ）＋Ｂの値を
もつディスプレースメントで表し、デイスプレスメント
の値か所定値を越えている場合、上記ベース・レジスタ
又はインデックス慟レジスタの内容を調節して上記配列
の要素（ｉｎｋ）の番地をオブジェクト・コードで表わ
すよ５Ｋした”３ン。
バイラにいて、中間段階において、上記デイスプ ・レ
ースメントの値ｔＬｉｓｐが所定値ｄ＊ｚｐ−を越えて
いる場合、値ｄｉｚｐを値ｄｉｚｐ惰で除算したとぎに
生スる余りｄ＊ａｐ’をディスプレースメントの値とし
、ｄｉｚｐ東Ｐ）ｄｉｚｐ’を減算した値ｄｉｚｐｔを
上記ベース・レジスタ又はインデックス・レジスＩの内
容に加算したことを特徴とするものである。以下、本発
明を図面を参照しつつ説明する。
ースメントの値ｔＬｉｓｐが所定値ｄ＊ｚｐ−を越えて
いる場合、値ｄｉｚｐを値ｄｉｚｐ惰で除算したとぎに
生スる余りｄ＊ａｐ’をディスプレースメントの値とし
、ｄｉｚｐ東Ｐ）ｄｉｚｐ’を減算した値ｄｉｚｐｔを
上記ベース・レジスタ又はインデックス・レジスＩの内
容に加算したことを特徴とするものである。以下、本発
明を図面を参照しつつ説明する。
第３図はコンパイラ処理の一部を説明するための図であ
る。ソース・プログラムが図示のよ５な配列の要素とＤ
Ｏ文を含んでいるものとすると、中間テキストの段階で
テーブルＴｌとＴ２が作成される。テーブルＴＩは配列
の要素人（ｊ＋１２００） Ｋ対応するものであり、Ａ
部はベース・レジスＩをポイントしており、ｉ部は制御
変数−の格納されているレジスタをポイントしてあり、
ｄｉｚｐ１部には１２００Ｘ４＋ｗが格納されている
。テーブルＴ２は配列の要素Ａ （ｉ＋１５００）に対
応するものであラズ、ｄｉｚｐＺ部には１５００Ｘ４＋
ｓか格納されている。テーブルＴ２のＡ部およびｉ部は
テーブルＴｌのそれと同じである。中間テキストから機
械語を生成する最適化の段階において、コン／（イラは
変位ｔｉｉｚｐ１とｄｚＩｐ２が４０９５を越えている
か否かを調べ、越えている場合には変位が４０９５以内
になるよ５に調整すると共に、インデックス・レジスタ
の内容（又はベース・レジスタの内容）に成る値を加算
するための命令を追加する。
る。ソース・プログラムが図示のよ５な配列の要素とＤ
Ｏ文を含んでいるものとすると、中間テキストの段階で
テーブルＴｌとＴ２が作成される。テーブルＴＩは配列
の要素人（ｊ＋１２００） Ｋ対応するものであり、Ａ
部はベース・レジスＩをポイントしており、ｉ部は制御
変数−の格納されているレジスタをポイントしてあり、
ｄｉｚｐ１部には１２００Ｘ４＋ｗが格納されている
。テーブルＴ２は配列の要素Ａ （ｉ＋１５００）に対
応するものであラズ、ｄｉｚｐＺ部には１５００Ｘ４＋
ｓか格納されている。テーブルＴ２のＡ部およびｉ部は
テーブルＴｌのそれと同じである。中間テキストから機
械語を生成する最適化の段階において、コン／（イラは
変位ｔｉｉｚｐ１とｄｚＩｐ２が４０９５を越えている
か否かを調べ、越えている場合には変位が４０９５以内
になるよ５に調整すると共に、インデックス・レジスタ
の内容（又はベース・レジスタの内容）に成る値を加算
するための命令を追加する。
第４図は本発明の詳細な説明する図であって、この第４
図においては、中間テキストの段階で配列の要素Ａ （
ｊ＋ｘ２ｏｏ）のメモリ・アドレスがインデックス・レ
ジスタσ）内容と変位ｄｉｓｐｌで表わされ、配列のｉ
ＮｍＡ （ｔ＋１５００）がインデックス・レジスタの
内容と変位ｄｉｚｐ２で表わされるものとしている。第
４図では説明の簡単なためベース・レジスタは省略され
ている。変位ｄｉＪＰｐｌおよびｄｉｚｐＱが’４０９
６’以上の場合、ｄＩｉＩｐｌ冨ｄｅｅｐｔ＋ ｄｉｚ
ｐｌ’ｔＬｉｚｐ２ｍ ｔＬｉｚｐ＠ ＋ ｄｉｚｐ２
’とすることかできるなら、値ｄｉｚｐ＠をインデッ
クス・レジスタに加算し、値ｄｉｚｐｔ’を配列の要素
人（ｊ＋ｘｚｏｏ）のメモリ・アドレスを示す場合に用
いられる変位とし、値ｄｉｅｐ’Ｊ、’を配列の要素Ａ
ｔｉ＋ｘｓｏｏ）のメモリ・アドレスを示す場合に用
いられる変位とする。このようＫすれば、オブジェクト
・プログラムＫ Ｗｍａｅ ＋ ｄｉｓｐｔを計算する
命令を新Ｉ ／ たに追加するだけで良く、また、インデックス−レジス
タは１個だけで良い。
図においては、中間テキストの段階で配列の要素Ａ （
ｊ＋ｘ２ｏｏ）のメモリ・アドレスがインデックス・レ
ジスタσ）内容と変位ｄｉｓｐｌで表わされ、配列のｉ
ＮｍＡ （ｔ＋１５００）がインデックス・レジスタの
内容と変位ｄｉｚｐ２で表わされるものとしている。第
４図では説明の簡単なためベース・レジスタは省略され
ている。変位ｄｉＪＰｐｌおよびｄｉｚｐＱが’４０９
６’以上の場合、ｄＩｉＩｐｌ冨ｄｅｅｐｔ＋ ｄｉｚ
ｐｌ’ｔＬｉｚｐ２ｍ ｔＬｉｚｐ＠ ＋ ｄｉｚｐ２
’とすることかできるなら、値ｄｉｚｐ＠をインデッ
クス・レジスタに加算し、値ｄｉｚｐｔ’を配列の要素
人（ｊ＋ｘｚｏｏ）のメモリ・アドレスを示す場合に用
いられる変位とし、値ｄｉｅｐ’Ｊ、’を配列の要素Ａ
ｔｉ＋ｘｓｏｏ）のメモリ・アドレスを示す場合に用
いられる変位とする。このようＫすれば、オブジェクト
・プログラムＫ Ｗｍａｅ ＋ ｄｉｓｐｔを計算する
命令を新Ｉ ／ たに追加するだけで良く、また、インデックス−レジス
タは１個だけで良い。
第５図は中間テキスト段階で変位ｄｉｚｐが’４０９５
’を越える場合におけるインデックス・レジスタに加え
る値ｄ龜ｚｐｔおよび最終的に変位の値となるｄｈｚｐ
ｄを求める方法を説明するものである。値ｄｉｚｐｂ１
に値ｄｉｚｐを最大値“４０９５ ”で割ったときの余
りとすれば良く、値ｄｉｚｐｔを値ｄｉりから値ｄｉｚ
ｐｄを引算した結果とすれば曳い。
’を越える場合におけるインデックス・レジスタに加え
る値ｄ龜ｚｐｔおよび最終的に変位の値となるｄｈｚｐ
ｄを求める方法を説明するものである。値ｄｉｚｐｂ１
に値ｄｉｚｐを最大値“４０９５ ”で割ったときの余
りとすれば良く、値ｄｉｚｐｔを値ｄｉりから値ｄｉｚ
ｐｄを引算した結果とすれば曳い。
以上の説明から明らかなように、本発明によれば、配列
の要素のメモリ上のアドレスを求めるための命令数を従
来例に比して減少できると共に、インデックス・レジス
タを共通化できるという効果が得られる・
の要素のメモリ上のアドレスを求めるための命令数を従
来例に比して減少できると共に、インデックス・レジス
タを共通化できるという効果が得られる・
第１図は配列のアクセスの基本を示す図、第２図は配列
のアクセスの一般を示す図、第３図を１コンバイ２処理
の一部を示す図、第４図ＴＩｔ本発明の原理を示す図、
第５図はインデックス・レジスタの内容の修正およびデ
ィスプレースメントの修正の方法を説明する図である。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ヤ １ 口 ヤ２図 才３図
のアクセスの一般を示す図、第３図を１コンバイ２処理
の一部を示す図、第４図ＴＩｔ本発明の原理を示す図、
第５図はインデックス・レジスタの内容の修正およびデ
ィスプレースメントの修正の方法を説明する図である。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ヤ １ 口 ヤ２図 才３図
Claims (1)
- ンース・プログラム上の配列ムの要素人（ｔ４−Ａ）（
ただし、ｉは変数、ｋは電数）の番地ｔ、配列ムの先頭
’ｅｏ番地と仮足したとき、中間段階において−（ｓ＋
Ｄ） （ただし、Ｄは配列の要素の大きさ）の内容を
持つベース−レジスタ、 ｊｘｌ）の内容を持つイン
デックス・レジスタ、ＡＸＤ＋ｓの値をもつディスプレ
ースメントで表し、デイスプトスメントの値が所足値を
越えている場合、上記ベース・レジスタ又はインデック
ス・レジスタの内容を調節して上記配列の要素ム（ｇ＋
Ａ）の番地をオブジェクト・コードで表わすようにした
コシノくイツにおいて、中間段階において上記ディスプ
レースメントの値ｄ ｉ ｚ′Ｐｂｓ所定値ｄ＊Ｉｐｖ
ｍｋ越えている場合、値ｄ目ｐｔ−値ｄｉ＃ｐｓで除算
したときに生ずる余りｄｉｚｐ’？ディスプレースメン
トの値とし、ｄｉｚｐからｄｉｚｐ’を減算した値ｄｉ
ｚｐｔを上記ベース・レジスタ又はインデックス・レジ
スタの内容に加算したことを特徴とする最適な変位の決
定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15644881A JPS5858652A (ja) | 1981-09-30 | 1981-09-30 | 最適な変位の決定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15644881A JPS5858652A (ja) | 1981-09-30 | 1981-09-30 | 最適な変位の決定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858652A true JPS5858652A (ja) | 1983-04-07 |
| JPS6229818B2 JPS6229818B2 (ja) | 1987-06-29 |
Family
ID=15627964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15644881A Granted JPS5858652A (ja) | 1981-09-30 | 1981-09-30 | 最適な変位の決定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200341A (ja) * | 1984-03-23 | 1985-10-09 | Fujitsu Ltd | 文字デ−タの仮想先頭アドレツシング方式 |
| JPS61224042A (ja) * | 1985-03-29 | 1986-10-04 | Nec Corp | 仮想記憶システムにおける配列要素接近に関する最適化コ−ド生成方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138013U (ja) * | 1989-04-18 | 1990-11-19 |
-
1981
- 1981-09-30 JP JP15644881A patent/JPS5858652A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200341A (ja) * | 1984-03-23 | 1985-10-09 | Fujitsu Ltd | 文字デ−タの仮想先頭アドレツシング方式 |
| JPS61224042A (ja) * | 1985-03-29 | 1986-10-04 | Nec Corp | 仮想記憶システムにおける配列要素接近に関する最適化コ−ド生成方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6229818B2 (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5858652A (ja) | 最適な変位の決定方法 | |
| JP3489365B2 (ja) | 表データ処理装置 | |
| JPH0421224B2 (ja) | ||
| JP2586479B2 (ja) | 日本語ワ−ドプロセツサ | |
| JP2650803B2 (ja) | フルスクリーンエディタ制御処理装置 | |
| JP2889431B2 (ja) | 文字処理装置 | |
| JPH0922343A (ja) | 演算装置 | |
| JPS63311527A (ja) | 情報処理装置 | |
| JPH08115322A (ja) | 文字処理装置および方法 | |
| JPH05181819A (ja) | データ入力装置 | |
| JPH04318893A (ja) | 文字処理装置 | |
| JPH02297240A (ja) | 入力装置 | |
| JPH02120918A (ja) | 非線形入力のリニアライズ法 | |
| JPS63268026A (ja) | デイスプレイ装置 | |
| JPH01112355A (ja) | データ転送制御装置 | |
| JPH047746A (ja) | 機械語翻訳プログラム方式 | |
| JPH06342430A (ja) | 自動ページ分割表示編集装置 | |
| JPS61112261A (ja) | デ−タ連鎖走査方式 | |
| JPH10307702A (ja) | 小数点位置揃えプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPS6336475A (ja) | 転置行列の作成装置 | |
| JPH05181845A (ja) | 文字列割付け制御方式 | |
| JPH0683820A (ja) | 文書データ出力装置 | |
| JPS61255459A (ja) | 表計算処理装置 | |
| JPH05216764A (ja) | 仮想空間選択装置 | |
| JPH04109322A (ja) | キー入力処理装置 |