JPH05181819A - データ入力装置 - Google Patents
データ入力装置Info
- Publication number
- JPH05181819A JPH05181819A JP3346619A JP34661991A JPH05181819A JP H05181819 A JPH05181819 A JP H05181819A JP 3346619 A JP3346619 A JP 3346619A JP 34661991 A JP34661991 A JP 34661991A JP H05181819 A JPH05181819 A JP H05181819A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- identifier
- processor
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【構成】 ホスト計算機12が出力するデータパケット
内の識別子を除く16ビットの入力データを入力データ
格納装置16に格納する。この入力データを、データレ
ジスタ18a〜18dを介してそれぞれNIF20a〜
20dに入力する。また、データパケット内の行き先プ
ロセサ情報をプロセサ情報記憶装置22に格納し、その
y座標の下位第2および第3ビットを識別子生成装置2
4に入力する。識別子生成装置24からは、行き先プロ
セサ情報によって指定される行き先のプロセサに最も近
いNIFに有効識別子を出力し、それ以外のNIFに対
しては無効識別子を出力する。行き先のプロセサは有効
識別子の付加された入力データを取り込む。 【効果】 データ処理装置におけるデータ転送の負荷を
軽減し、プロセサに対するデータ入力に必要な時間を短
縮する。
内の識別子を除く16ビットの入力データを入力データ
格納装置16に格納する。この入力データを、データレ
ジスタ18a〜18dを介してそれぞれNIF20a〜
20dに入力する。また、データパケット内の行き先プ
ロセサ情報をプロセサ情報記憶装置22に格納し、その
y座標の下位第2および第3ビットを識別子生成装置2
4に入力する。識別子生成装置24からは、行き先プロ
セサ情報によって指定される行き先のプロセサに最も近
いNIFに有効識別子を出力し、それ以外のNIFに対
しては無効識別子を出力する。行き先のプロセサは有効
識別子の付加された入力データを取り込む。 【効果】 データ処理装置におけるデータ転送の負荷を
軽減し、プロセサに対するデータ入力に必要な時間を短
縮する。
Description
【0001】
【産業上の利用分野】この発明はデータ入力装置に関
し、特にたとえばマルチプロセサ構成のデータ処理装置
に対してデータを入力する、データ入力装置に関する。
し、特にたとえばマルチプロセサ構成のデータ処理装置
に対してデータを入力する、データ入力装置に関する。
【0002】
【従来の技術】図4を参照して、従来のデータ入力装置
1は、データ供給装置2からの入力データを格納する入
力データ格納装置3を含む。入力データ格納装置3に格
納された入力データは、データ形式変換装置4によっ
て、マルチプロセサ構成のデータ処理装置5が処理する
形式に変換され、データ入力ポート6を介してデータ処
理装置5に入力される。ここで、入力データは行き先プ
ロセサ情報を含んでおり、データ処理装置5の各プロセ
サ7は、行き先プロセサ情報に従って入力データを行き
先のプロセサに向けてそれに隣接するプロセサに順次転
送する。このようにして、任意のプロセサに入力データ
が入力される。
1は、データ供給装置2からの入力データを格納する入
力データ格納装置3を含む。入力データ格納装置3に格
納された入力データは、データ形式変換装置4によっ
て、マルチプロセサ構成のデータ処理装置5が処理する
形式に変換され、データ入力ポート6を介してデータ処
理装置5に入力される。ここで、入力データは行き先プ
ロセサ情報を含んでおり、データ処理装置5の各プロセ
サ7は、行き先プロセサ情報に従って入力データを行き
先のプロセサに向けてそれに隣接するプロセサに順次転
送する。このようにして、任意のプロセサに入力データ
が入力される。
【0003】
【発明が解決しようとする課題】データ入力装置1で
は、データ入力ポート6を1系統しか備えていない。し
たがって、データ供給装置2からデータ処理装置5のプ
ロセサ7のいずれかに入力データを入力するには、デー
タ入力ポート6に接続されたプロセサと行き先のプロセ
サとを結ぶ経路上のプロセサによって入力データを転送
しなければならない。したがって、各プロセサ7は他の
プロセサに入力されるべき入力データを転送しなければ
ならず、本来のデータ処理が妨げられる。特にデータ入
力ポート6に接続されたプロセサはデータ供給装置2か
らすべてのプロセサ7に入力される入力データを受け取
り転送しなければならず、その負担は非常に大きい。ま
た、データ入力ポート6に接続されたプロセサから行き
先のプロセサまでの距離が長くなるほど入力データの入
力に要する時間が長くなるという問題点があった。
は、データ入力ポート6を1系統しか備えていない。し
たがって、データ供給装置2からデータ処理装置5のプ
ロセサ7のいずれかに入力データを入力するには、デー
タ入力ポート6に接続されたプロセサと行き先のプロセ
サとを結ぶ経路上のプロセサによって入力データを転送
しなければならない。したがって、各プロセサ7は他の
プロセサに入力されるべき入力データを転送しなければ
ならず、本来のデータ処理が妨げられる。特にデータ入
力ポート6に接続されたプロセサはデータ供給装置2か
らすべてのプロセサ7に入力される入力データを受け取
り転送しなければならず、その負担は非常に大きい。ま
た、データ入力ポート6に接続されたプロセサから行き
先のプロセサまでの距離が長くなるほど入力データの入
力に要する時間が長くなるという問題点があった。
【0004】それゆえに、この発明の主たる目的は、各
プロセサにおける入力データの転送の負担を軽減しかつ
データ入力の高速化を可能にする、データ入力装置を提
供することである。
プロセサにおける入力データの転送の負担を軽減しかつ
データ入力の高速化を可能にする、データ入力装置を提
供することである。
【0005】
【課題を解決するための手段】この発明は、データ供給
装置から供給されかつ行き先プロセサ情報を含む入力デ
ータを複数のプロセサを有するデータ処理装置に入力す
るデータ入力装置であって、入力データを一時的に格納
する入力データ格納手段、データ処理装置に接続されか
つそれぞれ入力データが入力される複数のデータ入力ポ
ート、および行き先プロセサ情報に基づいて決定された
複数のデータ入力ポートの1つに入力データを有効とす
る第1の識別子を出力し、他のデータ入力ポートに入力
データを無効とする第2の識別子を出力する識別子生成
手段を備える、データ入力装置である。
装置から供給されかつ行き先プロセサ情報を含む入力デ
ータを複数のプロセサを有するデータ処理装置に入力す
るデータ入力装置であって、入力データを一時的に格納
する入力データ格納手段、データ処理装置に接続されか
つそれぞれ入力データが入力される複数のデータ入力ポ
ート、および行き先プロセサ情報に基づいて決定された
複数のデータ入力ポートの1つに入力データを有効とす
る第1の識別子を出力し、他のデータ入力ポートに入力
データを無効とする第2の識別子を出力する識別子生成
手段を備える、データ入力装置である。
【0006】
【作用】データ供給装置からデータ処理装置の各プロセ
サに対する入力データが、入力データ格納手段に格納さ
れる。入力データ格納手段に格納された入力データは、
それぞれのデータ入力ポートに入力される。これらのデ
ータ入力ポートのうち、識別子生成手段によって第1の
識別子が入力されたデータ入力ポートの入力データのみ
が有効とされ、データ処理装置に入力される。データ処
理装置に入力された入力データは、データ処理装置内の
プロセサによって転送され、行き先のプロセサに入力さ
れる。
サに対する入力データが、入力データ格納手段に格納さ
れる。入力データ格納手段に格納された入力データは、
それぞれのデータ入力ポートに入力される。これらのデ
ータ入力ポートのうち、識別子生成手段によって第1の
識別子が入力されたデータ入力ポートの入力データのみ
が有効とされ、データ処理装置に入力される。データ処
理装置に入力された入力データは、データ処理装置内の
プロセサによって転送され、行き先のプロセサに入力さ
れる。
【0007】
【発明の効果】この発明によれば、複数のデータ入力ポ
ートのうちの適当なものを選択し、選択されたデータ入
力ポートを介して入力データをデータ処理装置に入力す
るので、データ処理装置におけるデータ転送の負荷を軽
減するとともに、プロセサに対するデータ入力に必要な
時間を短縮することができる。
ートのうちの適当なものを選択し、選択されたデータ入
力ポートを介して入力データをデータ処理装置に入力す
るので、データ処理装置におけるデータ転送の負荷を軽
減するとともに、プロセサに対するデータ入力に必要な
時間を短縮することができる。
【0008】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0009】
【実施例】図1を参照して、この実施例のデータ入力装
置10は、データ供給装置として機能するホスト計算機
12からの入力データを含むデータパケットを、データ
処理装置14に入力するために用いられる。データ処理
装置14は、トーラスメッシュ状に接続されたたとえば
64台のプロセサ(00)〜(77)を含む。
置10は、データ供給装置として機能するホスト計算機
12からの入力データを含むデータパケットを、データ
処理装置14に入力するために用いられる。データ処理
装置14は、トーラスメッシュ状に接続されたたとえば
64台のプロセサ(00)〜(77)を含む。
【0010】データ処理装置14が処理するデータパケ
ットは、たとえば図2に示すように16ビット×4ワー
ド形式である。各ワードには、入力データの存在,先頭
および末尾を示す2ビットの識別子が付加されている。
すなわち、識別子が「11」ならば、そのワードはデー
タパケットの最終ワードであることを示し、「01」は
入力データの先頭,「11」は入力データの末尾を示
す。この実施例では、識別子は第1語から第4語まで順
に「01」,「10」,「00」,そして「11」と変
化する。また、データパケットが存在しないときすなわ
ち入力データが無効であるときには、識別子は「11」
となる。ここで、有効なデータパケットの第4語および
入力データが存在しないときの識別子はともに「11」
であるが、両者はその識別子「11」が、有効なデータ
パケットの第3語の識別子「00」に続くものであるか
否かによって識別される。データパケットでは、第1語
および第2語は制御情報を保持し、第3語および第4語
はそれぞれデータ(上位)およびデータ(下位)を保持
する。また、第1語の制御情報には10ビットの行き先
プロセサ情報を含んでおり、上位5ビットの行き先プロ
セサ情報yがy(行)方向のプロセサ座標に、下位5ビ
ットの行き先プロセサ情報xがx(列)方向のプロセサ
座標にそれぞれ対応する。
ットは、たとえば図2に示すように16ビット×4ワー
ド形式である。各ワードには、入力データの存在,先頭
および末尾を示す2ビットの識別子が付加されている。
すなわち、識別子が「11」ならば、そのワードはデー
タパケットの最終ワードであることを示し、「01」は
入力データの先頭,「11」は入力データの末尾を示
す。この実施例では、識別子は第1語から第4語まで順
に「01」,「10」,「00」,そして「11」と変
化する。また、データパケットが存在しないときすなわ
ち入力データが無効であるときには、識別子は「11」
となる。ここで、有効なデータパケットの第4語および
入力データが存在しないときの識別子はともに「11」
であるが、両者はその識別子「11」が、有効なデータ
パケットの第3語の識別子「00」に続くものであるか
否かによって識別される。データパケットでは、第1語
および第2語は制御情報を保持し、第3語および第4語
はそれぞれデータ(上位)およびデータ(下位)を保持
する。また、第1語の制御情報には10ビットの行き先
プロセサ情報を含んでおり、上位5ビットの行き先プロ
セサ情報yがy(行)方向のプロセサ座標に、下位5ビ
ットの行き先プロセサ情報xがx(列)方向のプロセサ
座標にそれぞれ対応する。
【0011】図1に戻って、データ入力装置10は入力
データ格納装置16を含み、ホスト計算機12から出力
されるデータパケットのうち識別子を除く16ビットの
入力データが格納される。入力データ格納装置16に格
納された入力データはデータレジスタ18a〜18dを
介して、それぞれネットワークインタフェース(以下、
単に「NIF」と省略する)20a〜20dに入力され
る。NIF20a〜20dは、それぞれデータ処理装置
14の2列のプロセサ(合計16個のプロセサ)毎に1
個ずつ配置され、この実施例では合計4個配置される。
NIF20a〜20dは、データパケットを通過させる
ほか、ホスト計算機12からのデータパケットをデータ
処理装置14に入力させるデータ入力ポートとしても機
能する。また、プロセサ情報記憶装置22には、ホスト
計算機12からのデータパケットのうち行き先プロセサ
情報が格納される。プロセサ情報記憶装置22に格納さ
れた行き先プロセサ情報のうち、第6および第7ビッ
ト、すなわちy座標の下位第2および第3ビットが識別
子生成装置24に入力される。識別子生成装置24は、
たとえば図3に示すように、識別子基準信号生成装置2
6を含み、識別子基準信号生成装置26は有効なデータ
パケットに付加されるべき識別子「01」,「10」,
「00」,および「11」すなわち識別子基準信号を順
次生成する。また、識別子生成装置24は、識別子の上
位ビットおよび下位ビットに対応してそれぞれ設けられ
たデコーダ28aおよび28bを含む。デコーダ28a
および28bは、プロセサ情報記憶装置22から入力さ
れる行き先プロセサ情報yの下位第2および第3ビット
をデコードする。
データ格納装置16を含み、ホスト計算機12から出力
されるデータパケットのうち識別子を除く16ビットの
入力データが格納される。入力データ格納装置16に格
納された入力データはデータレジスタ18a〜18dを
介して、それぞれネットワークインタフェース(以下、
単に「NIF」と省略する)20a〜20dに入力され
る。NIF20a〜20dは、それぞれデータ処理装置
14の2列のプロセサ(合計16個のプロセサ)毎に1
個ずつ配置され、この実施例では合計4個配置される。
NIF20a〜20dは、データパケットを通過させる
ほか、ホスト計算機12からのデータパケットをデータ
処理装置14に入力させるデータ入力ポートとしても機
能する。また、プロセサ情報記憶装置22には、ホスト
計算機12からのデータパケットのうち行き先プロセサ
情報が格納される。プロセサ情報記憶装置22に格納さ
れた行き先プロセサ情報のうち、第6および第7ビッ
ト、すなわちy座標の下位第2および第3ビットが識別
子生成装置24に入力される。識別子生成装置24は、
たとえば図3に示すように、識別子基準信号生成装置2
6を含み、識別子基準信号生成装置26は有効なデータ
パケットに付加されるべき識別子「01」,「10」,
「00」,および「11」すなわち識別子基準信号を順
次生成する。また、識別子生成装置24は、識別子の上
位ビットおよび下位ビットに対応してそれぞれ設けられ
たデコーダ28aおよび28bを含む。デコーダ28a
および28bは、プロセサ情報記憶装置22から入力さ
れる行き先プロセサ情報yの下位第2および第3ビット
をデコードする。
【0012】このとき、各デコーダ28aおよび28b
は、それぞれ識別子基準信号生成装置26から出力され
る2ビットの識別子基準信号のうち対応するビットが
“0”のときイネーブルされる。このようにして、識別
子基準信号と同一の信号である有効な入力データを示す
識別子が、行き先プロセサ情報によって指定されたNI
Fに順次出力され、それ以外のNIFに対しては無効を
示す識別子「11」が出力される。したがって、指定さ
れたNIFにのみデータパケットが入力され、入力され
たデータパケットはプロセサを経由して所望の行き先の
プロセサに入力される。
は、それぞれ識別子基準信号生成装置26から出力され
る2ビットの識別子基準信号のうち対応するビットが
“0”のときイネーブルされる。このようにして、識別
子基準信号と同一の信号である有効な入力データを示す
識別子が、行き先プロセサ情報によって指定されたNI
Fに順次出力され、それ以外のNIFに対しては無効を
示す識別子「11」が出力される。したがって、指定さ
れたNIFにのみデータパケットが入力され、入力され
たデータパケットはプロセサを経由して所望の行き先の
プロセサに入力される。
【0013】動作において、データ処理に先立ち、ホス
ト計算機12は処理の手順を示すプログラムをデータ処
理装置14の各プロセサ(00)〜(77)にロードす
る。これはプログラム情報を保持したデータパケットを
NIF20a〜20dを介してデータ処理装置14に入
力することによって行われる。続いて、ホスト計算機1
2からNIF20a〜20dを介して、プログラム実行
を起動させるためのデータパケットをプロセサ(00)
〜(77)に入力すると、ロードされたプログラムに従
ってデータ処理が行われる。
ト計算機12は処理の手順を示すプログラムをデータ処
理装置14の各プロセサ(00)〜(77)にロードす
る。これはプログラム情報を保持したデータパケットを
NIF20a〜20dを介してデータ処理装置14に入
力することによって行われる。続いて、ホスト計算機1
2からNIF20a〜20dを介して、プログラム実行
を起動させるためのデータパケットをプロセサ(00)
〜(77)に入力すると、ロードされたプログラムに従
ってデータ処理が行われる。
【0014】そして、ホスト計算機12からデータパケ
ットを所望のプロセサに入力する場合には、まず、ホス
ト計算機12から、データパケットの識別子を除く16
ビットの入力データが入力データ格納装置16に格納さ
れる。データパケットの第1語を格納するとき、行き先
プロセサ情報がプロセサ情報記憶装置22に格納され
る。格納された行き先プロセサ情報のうち、y座標の下
位第2および第3ビットが識別子生成装置24に入力さ
れる。
ットを所望のプロセサに入力する場合には、まず、ホス
ト計算機12から、データパケットの識別子を除く16
ビットの入力データが入力データ格納装置16に格納さ
れる。データパケットの第1語を格納するとき、行き先
プロセサ情報がプロセサ情報記憶装置22に格納され
る。格納された行き先プロセサ情報のうち、y座標の下
位第2および第3ビットが識別子生成装置24に入力さ
れる。
【0015】ホスト計算機12から入力データの入力が
終了すると、入力データ格納装置16から各データレジ
スタ18a〜18dに対してそれぞれ同一の16ビット
の入力データが順次読み出される。そして、各データレ
ジスタ18a〜18bに読み出された入力データは、そ
れぞれに対応するNIF20a〜20dに入力される。
同時に、識別子生成装置24の識別子基準信号生成装置
26は、入力データ格納装置16から16ビットの入力
データが読み出されるたびに、各語に応じて順次更新さ
れる識別子「01」,「10」,「00」,「11」の
いずれかを生成する。このとき、デコーダ28aおよび
28bは、入力された2ビットの行き先プロセサ情報に
よって、プロセサ情報記憶装置22の行き先プロセサ情
報が指定する行き先のプロセサに最も近いNIFに、入
力データを有効とする識別子を出力し、入力データに付
加する。そして、それ以外のNIFには入力データを無
効とする識別子「11」を出力し、入力データに付加す
る。したがって、行き先のプロセサに最も近いNIFに
のみデータパケットが入力される。入力されたデータパ
ケットは、自身が保持する行き先プロセサ情報に従っ
て、行き先のプロセサに向けて順次転送される。すなわ
ち、各プロセサはレジスタに自身の番号を有しており、
この番号とデータパケット自身が保持する行き先プロセ
サ情報との一致を判断する。そして、一致すれば各プロ
セサはそのデータパケットを取り込み、一致しないとき
は、そのデータパケットを転送する。
終了すると、入力データ格納装置16から各データレジ
スタ18a〜18dに対してそれぞれ同一の16ビット
の入力データが順次読み出される。そして、各データレ
ジスタ18a〜18bに読み出された入力データは、そ
れぞれに対応するNIF20a〜20dに入力される。
同時に、識別子生成装置24の識別子基準信号生成装置
26は、入力データ格納装置16から16ビットの入力
データが読み出されるたびに、各語に応じて順次更新さ
れる識別子「01」,「10」,「00」,「11」の
いずれかを生成する。このとき、デコーダ28aおよび
28bは、入力された2ビットの行き先プロセサ情報に
よって、プロセサ情報記憶装置22の行き先プロセサ情
報が指定する行き先のプロセサに最も近いNIFに、入
力データを有効とする識別子を出力し、入力データに付
加する。そして、それ以外のNIFには入力データを無
効とする識別子「11」を出力し、入力データに付加す
る。したがって、行き先のプロセサに最も近いNIFに
のみデータパケットが入力される。入力されたデータパ
ケットは、自身が保持する行き先プロセサ情報に従っ
て、行き先のプロセサに向けて順次転送される。すなわ
ち、各プロセサはレジスタに自身の番号を有しており、
この番号とデータパケット自身が保持する行き先プロセ
サ情報との一致を判断する。そして、一致すれば各プロ
セサはそのデータパケットを取り込み、一致しないとき
は、そのデータパケットを転送する。
【0016】一例として、y座標3,x座標4のプロセ
サ(34)に、データパケットを入力する場合について
述べる。この場合には、識別子生成装置24のデコーダ
28aおよび28bには、行き先プロセサ情報のうちy
座標の下位第3ビット「0」,第2ビット「1」がそれ
ぞれ入力される。これにより、NIF20bには、入力
データを有効とする識別子が生成され、NIF20a,
NIF20cおよびNIF20dにはいずれも入力デー
タを無効とする識別子が生成される。したがって、NI
F20bにのみデータパケットが入力される。そして、
この実施例において、たとえばx座標を先に一致させる
アルゴリズムを構成していれば、入力されたデータパケ
ットはプロセサ(20),(21),(22),(2
3),および(24)を経由して行き先のプロセサ(3
4)に入力される。なお、y座標を先に一致させるアル
ゴリズムを構成していれば、データパケットはプロセサ
(20),(30),(31),(32),および(3
3)を経由して行き先のプロセサ(34)に入力され
る。
サ(34)に、データパケットを入力する場合について
述べる。この場合には、識別子生成装置24のデコーダ
28aおよび28bには、行き先プロセサ情報のうちy
座標の下位第3ビット「0」,第2ビット「1」がそれ
ぞれ入力される。これにより、NIF20bには、入力
データを有効とする識別子が生成され、NIF20a,
NIF20cおよびNIF20dにはいずれも入力デー
タを無効とする識別子が生成される。したがって、NI
F20bにのみデータパケットが入力される。そして、
この実施例において、たとえばx座標を先に一致させる
アルゴリズムを構成していれば、入力されたデータパケ
ットはプロセサ(20),(21),(22),(2
3),および(24)を経由して行き先のプロセサ(3
4)に入力される。なお、y座標を先に一致させるアル
ゴリズムを構成していれば、データパケットはプロセサ
(20),(30),(31),(32),および(3
3)を経由して行き先のプロセサ(34)に入力され
る。
【0017】この実施例によれば、データ入力の対象と
なる行き先のプロセサに最も近いデータ入力ポートを自
動的に選択して入力データを入力することができるの
で、入力データがデータ入力ポートを指定する特別な情
報を保持することが不要となる。また、データ入力ポー
トに対するデータ入力の切り替えを数ビットの情報のみ
によって行うことができるので、小規模ハードウェアに
よる実現が可能となる。
なる行き先のプロセサに最も近いデータ入力ポートを自
動的に選択して入力データを入力することができるの
で、入力データがデータ入力ポートを指定する特別な情
報を保持することが不要となる。また、データ入力ポー
トに対するデータ入力の切り替えを数ビットの情報のみ
によって行うことができるので、小規模ハードウェアに
よる実現が可能となる。
【図1】この発明の一実施例を示すブロック図である。
【図2】図1の実施例で用いられるデータパケットの形
式を示す図解図である。
式を示す図解図である。
【図3】この実施例の識別子生成装置の一例を示すブロ
ック図である。
ック図である。
【図4】従来技術を示すブロック図である。
10 …データ入力装置 12 …ホスト計算機 14 …データ処理装置 16 …入力データ格納装置 20a〜20d …ネットワークインタフェース 24 …識別子生成装置
Claims (1)
- 【請求項1】データ供給装置から供給されかつ行き先プ
ロセサ情報を含む入力データを複数のプロセサを有する
データ処理装置に入力するデータ入力装置であって、 前記入力データを一時的に格納する入力データ格納手
段、 前記データ処理装置に接続されかつそれぞれ前記入力デ
ータが入力される複数のデータ入力ポート、および前記
行き先プロセサ情報に基づいて決定された前記複数のデ
ータ入力ポートの1つに前記入力データを有効とする第
1の識別子を出力し、他のデータ入力ポートに前記入力
データを無効とする第2の識別子を出力する識別子生成
手段を備える、データ入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3346619A JPH05181819A (ja) | 1991-12-27 | 1991-12-27 | データ入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3346619A JPH05181819A (ja) | 1991-12-27 | 1991-12-27 | データ入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05181819A true JPH05181819A (ja) | 1993-07-23 |
Family
ID=18384668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3346619A Withdrawn JPH05181819A (ja) | 1991-12-27 | 1991-12-27 | データ入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05181819A (ja) |
-
1991
- 1991-12-27 JP JP3346619A patent/JPH05181819A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4344134A (en) | Partitionable parallel processor | |
US4665479A (en) | Vector data processing system for indirect address instructions | |
US5809274A (en) | Purge control for ON-chip cache memory | |
JPH08272692A (ja) | 仮想アドレス変換方法 | |
JPS5837883A (ja) | メモリ・アドレシング装置 | |
JPH05181819A (ja) | データ入力装置 | |
JPS59114677A (ja) | ベクトル処理装置 | |
JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
JPH0746323B2 (ja) | 部分書込みアクセスを圧縮する主記憶装置 | |
JPH01177145A (ja) | 情報処理装置 | |
JPS6155755A (ja) | メモリ制御装置 | |
JPH01273132A (ja) | マイクロプロセッサ | |
JPS6027046A (ja) | 情報処理装置 | |
JPH01255933A (ja) | 掃出し制御方式 | |
JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
JP2684752B2 (ja) | 拡張記憶制御方式 | |
JPH0668055A (ja) | ディジタル信号処理装置 | |
JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
JPS59106047A (ja) | マイクロコンピユ−タ | |
JPH0646412B2 (ja) | デ−タフロ−プロセツサ | |
JPH0619702A (ja) | マイクロコンピュータ演算器 | |
JPS58166581A (ja) | メモリのアドレツシング方式 | |
JPH01134545A (ja) | ブロックデータ転送高速化回路 | |
JPH0719224B2 (ja) | 演算処理装置 | |
JPH1074190A (ja) | 並列プロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |