JPH01112355A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH01112355A JPH01112355A JP62269648A JP26964887A JPH01112355A JP H01112355 A JPH01112355 A JP H01112355A JP 62269648 A JP62269648 A JP 62269648A JP 26964887 A JP26964887 A JP 26964887A JP H01112355 A JPH01112355 A JP H01112355A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- bus width
- bus
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 6
- 235000004257 Cordia myxa Nutrition 0.000 description 2
- 244000157795 Cordia myxa Species 0.000 description 2
- 101000836649 Homo sapiens Selenoprotein V Proteins 0.000 description 2
- 102100027056 Selenoprotein V Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バス幅の異なるデータバスに接続されるメモ
リ・メモリ間のデータ転送を行うデータ転送制御装置に
関するものである。
リ・メモリ間のデータ転送を行うデータ転送制御装置に
関するものである。
従来の技術
従来のデータ転送制御装置としては、例えば日経エレク
トロニクス゛８５．７．２９号ｐ１０２〜１０３に記載
されている。
トロニクス゛８５．７．２９号ｐ１０２〜１０３に記載
されている。
第４図は、従来の２系統のバス（図中ＶＢＳとＩＢｓ）
に対しバスマスタとなるデータ転送制御装置の構成図を
示すものであり、４０は出力するアドレスを保持するア
ドレスレジスタ（図中ＡＲ）、４１はアドレスレジスタ
４０の加減算器（図中１１０Ｌ４２は出力するデータを
保持するデータバッファレジスタ（図中ＤＢＲ）、４３
は出力するデータと転送先のデータとの演算を行うラス
タ演算部（図中ＲＯＰＩＪ）、４４は入力するデータの
アドレスを保持するソースアドレスレジスタ（図中５Ａ
Ｒ）、４５はソースアドレスレジスタ４４の加減算器（
図中１／Ｄ）、４６は入力したデータを保持するデータ
キュー（図中ＤＯ）、４７は１系統のバス（図中Ｖ［ｌ
Ｓ）に出力するデータを選択するセレクタ（図中５ＥＬ
Ｖ ）でアドレスレジスタ４０の内容が、ソースアドレ
スレジスタ４４の内容か、ラスタ演算部４３での演算結
果データか、表示アドレスがか選択される。
に対しバスマスタとなるデータ転送制御装置の構成図を
示すものであり、４０は出力するアドレスを保持するア
ドレスレジスタ（図中ＡＲ）、４１はアドレスレジスタ
４０の加減算器（図中１１０Ｌ４２は出力するデータを
保持するデータバッファレジスタ（図中ＤＢＲ）、４３
は出力するデータと転送先のデータとの演算を行うラス
タ演算部（図中ＲＯＰＩＪ）、４４は入力するデータの
アドレスを保持するソースアドレスレジスタ（図中５Ａ
Ｒ）、４５はソースアドレスレジスタ４４の加減算器（
図中１／Ｄ）、４６は入力したデータを保持するデータ
キュー（図中ＤＯ）、４７は１系統のバス（図中Ｖ［ｌ
Ｓ）に出力するデータを選択するセレクタ（図中５ＥＬ
Ｖ ）でアドレスレジスタ４０の内容が、ソースアドレ
スレジスタ４４の内容か、ラスタ演算部４３での演算結
果データか、表示アドレスがか選択される。
４８は他の１系統のバス（図中ＩＢｓ）に出力するデー
タを選択するセレクタ（図中５ＥＬＩ）で、アドレスレ
ジスタ４０の内容か、ソースアドレスレジスタ４４の内
容か、ラスタ演算部４３での演算結果データかが選択さ
れる。４９はどのバスからのデータを入力するかを選択
するセレクタ（図中５ＥＬＤ）で、ＶＢＳからのデータ
かＩＢｓからのデータか選択される。５ｏは転送するデ
ータのワード数または入力するデータのワード数を登録
するワードカウントレジスタ（図中ＷＣＮＴ）、５１は
ワードカウントレジスタ５０の減算器（図中ＤＥＣ）、
５２は内部バスである。
タを選択するセレクタ（図中５ＥＬＩ）で、アドレスレ
ジスタ４０の内容か、ソースアドレスレジスタ４４の内
容か、ラスタ演算部４３での演算結果データかが選択さ
れる。４９はどのバスからのデータを入力するかを選択
するセレクタ（図中５ＥＬＤ）で、ＶＢＳからのデータ
かＩＢｓからのデータか選択される。５ｏは転送するデ
ータのワード数または入力するデータのワード数を登録
するワードカウントレジスタ（図中ＷＣＮＴ）、５１は
ワードカウントレジスタ５０の減算器（図中ＤＥＣ）、
５２は内部バスである。
以上の様に構成されたデータ転送制御装置の動作につい
て説明する。
て説明する。
データを入力する場合は、入力するデータのアドレスを
ソースアドレスレジスタ４４に登録し、どのバスからデ
ータを入力するかセレクタ（ＳＥＬＤ）４９に指定する
。例えばＩＢｓからデータを入力するとする。入力命令
を実行するとまず、セレクタ（ＳＥＬ ｌ ）４８によ
ってソースアドレスレジスタ４４の内容が選択され、Ｉ
ＢＳにアドレスが出力されると、ＩＢＳに接続されたメ
モリからデータがＩＢＳ上に出力される。セレクタ（Ｓ
ＥＬＤ）４９によりＩＢＳのデータが選択されデータキ
ュー４６に入力されたデータが格納される。入力命令実
行を終了するとソースアドレスレジスタ４４は、加減算
器４５により次のアドレスに更新（±１）される。ワー
ドカウントレジスタ５０には入力するデータのワード数
を登録する。入力命令の実行を終了するとワードカウン
トレジスタ５０は減算器５１により−１される。ワード
カウントレジスタ５０の内容が０になれば入力終了であ
る。
ソースアドレスレジスタ４４に登録し、どのバスからデ
ータを入力するかセレクタ（ＳＥＬＤ）４９に指定する
。例えばＩＢｓからデータを入力するとする。入力命令
を実行するとまず、セレクタ（ＳＥＬ ｌ ）４８によ
ってソースアドレスレジスタ４４の内容が選択され、Ｉ
ＢＳにアドレスが出力されると、ＩＢＳに接続されたメ
モリからデータがＩＢＳ上に出力される。セレクタ（Ｓ
ＥＬＤ）４９によりＩＢＳのデータが選択されデータキ
ュー４６に入力されたデータが格納される。入力命令実
行を終了するとソースアドレスレジスタ４４は、加減算
器４５により次のアドレスに更新（±１）される。ワー
ドカウントレジスタ５０には入力するデータのワード数
を登録する。入力命令の実行を終了するとワードカウン
トレジスタ５０は減算器５１により−１される。ワード
カウントレジスタ５０の内容が０になれば入力終了であ
る。
データを出力する場合は、データを出力するアドレスを
アドレスレジスタ４２に登録し、データバッファレジス
タ４２に出力データを設定する。またどのバスにデータ
を出力するかセレクタ（ＳＥＬＶまたは５ＥＬＩ）４７
・４８に指定する。例えばＶＢＳにデータを出力すると
する。出力命令を実行するとまず、セレクタ（ＳＥＬＶ
）４７によってアドレスレジスタ４０の内容が選択され
、ＶＢＳ上に出力される。アドレスがＶＢＳ上に出力さ
れると、ＶＢＳ上に接続されたメモリからデータがＶＩ
ｌＳ上に出力される。セレクタ（ＳＥＬＤ）４９により
Ｖ［］Ｓのデータが選択され、このデータとデータバッ
ファレジスタ４２に設定されているデータとの演算がラ
スタ演算部４３で行われ、その演算結果がセレクタ（Ｓ
ＥＬＶ）４７を介してＶＢＳ上に出力される。出力命令
実行を終了するとアドレスレジスタ４０は、加減算器４
１により次アドレスに更新（±１）される。
アドレスレジスタ４２に登録し、データバッファレジス
タ４２に出力データを設定する。またどのバスにデータ
を出力するかセレクタ（ＳＥＬＶまたは５ＥＬＩ）４７
・４８に指定する。例えばＶＢＳにデータを出力すると
する。出力命令を実行するとまず、セレクタ（ＳＥＬＶ
）４７によってアドレスレジスタ４０の内容が選択され
、ＶＢＳ上に出力される。アドレスがＶＢＳ上に出力さ
れると、ＶＢＳ上に接続されたメモリからデータがＶＩ
ｌＳ上に出力される。セレクタ（ＳＥＬＤ）４９により
Ｖ［］Ｓのデータが選択され、このデータとデータバッ
ファレジスタ４２に設定されているデータとの演算がラ
スタ演算部４３で行われ、その演算結果がセレクタ（Ｓ
ＥＬＶ）４７を介してＶＢＳ上に出力される。出力命令
実行を終了するとアドレスレジスタ４０は、加減算器４
１により次アドレスに更新（±１）される。
ワードカウントレジスタ５０には出力するデータのワー
ド数を登録する。出力命令実行を終了するとワードカウ
ントレジスタ５０は減算器５１により−１される。ワー
ドカウントレジスタ５０の内容が０になれば出力終了で
ある。
ド数を登録する。出力命令実行を終了するとワードカウ
ントレジスタ５０は減算器５１により−１される。ワー
ドカウントレジスタ５０の内容が０になれば出力終了で
ある。
第５図にデータ転送する場合の種類を示す。（Ａ）はＶ
ＢＳ−ＶＢＳ間、（Ｂ）はｌＢ５−ｌＢ５間、（Ｃ）は
Ｖ［ｌＳ・１８６間の転送である。
ＢＳ−ＶＢＳ間、（Ｂ）はｌＢ５−ｌＢ５間、（Ｃ）は
Ｖ［ｌＳ・１８６間の転送である。
例えば、ＩＢＳ上のデータ領域をＶＢＳ上に転送したい
ときは、入力命令によってＩＢＳ上のデータをデータキ
ュー４６に入力しながらデータキュー４６のデータをデ
ータバッファレジスタ４２に格納し、出力命令によりＶ
ＢＳに出力することによりデータ転送を行うことができ
る。
ときは、入力命令によってＩＢＳ上のデータをデータキ
ュー４６に入力しながらデータキュー４６のデータをデ
ータバッファレジスタ４２に格納し、出力命令によりＶ
ＢＳに出力することによりデータ転送を行うことができ
る。
発明が解決しようとする問題点
しかしながら上記の様な構成では、ＶＢＳとＩｎｓのバ
ス幅が異なる場合、入力したデータをそのまま出力でき
ないという問題点を有していた。
ス幅が異なる場合、入力したデータをそのまま出力でき
ないという問題点を有していた。
本発明はかかる点に鑑み、バス幅が異なる場合でも入力
したデータがそのまま出力できるデータ転送制御装置を
提供することを目的とする。
したデータがそのまま出力できるデータ転送制御装置を
提供することを目的とする。
問題点を解決するための手段
本発明はバス幅の異なるデータバスを２系統以上有し、
それらのバスに対しバスマスタとなり、異なるバス間の
データ転送を行うデータ出力部とデータ入力部と、最大
バス幅に等しい内部バス幅を備え、前記データ出力部に
は、出力するデータから出力バス幅分のデータを選択す
るバス幅データセレクタと、出力するデータから前記バ
ス幅データセレクタで選択するデータ位置を決定するビ
ットポインタと、どのバスにデータを出力するか選択す
るセレクタを、前記データ入力部には、入力されたデー
タを内部バス幅分のデータに合成するデータ組立部とを
備えたデータ転送制御装置である。
それらのバスに対しバスマスタとなり、異なるバス間の
データ転送を行うデータ出力部とデータ入力部と、最大
バス幅に等しい内部バス幅を備え、前記データ出力部に
は、出力するデータから出力バス幅分のデータを選択す
るバス幅データセレクタと、出力するデータから前記バ
ス幅データセレクタで選択するデータ位置を決定するビ
ットポインタと、どのバスにデータを出力するか選択す
るセレクタを、前記データ入力部には、入力されたデー
タを内部バス幅分のデータに合成するデータ組立部とを
備えたデータ転送制御装置である。
作用
本発明は前記した構成により、データ入力する場谷には
入力されたデータをデータ組立部で内部バス幅分のデー
タに合成し、データ出力する場合には出力するデータの
内ビットポインタで示されるデータ位置のデータをバス
幅データセレクタで選択する。
入力されたデータをデータ組立部で内部バス幅分のデー
タに合成し、データ出力する場合には出力するデータの
内ビットポインタで示されるデータ位置のデータをバス
幅データセレクタで選択する。
実施例
第１図は本発明の実施例における２系統のバス幅の異な
るバスを有したデータ転送制御装置の構成図を示すもの
である。第１図においてＩＯは出力するアドレスを保持
するアドレスレジスタ（図中ＡＲ）、１１はアドレスレ
ジスタ１０の加減算器（図中１１０）、１２は出力デー
タを保持するデータバッファレジスタ（図中ＤＢＲ）で
最大バス幅のビット数のデータを保持する。１３は出力
データから出力バス幅分のデータを選択するバス幅デー
タセレクタ（図中５ＥＬＵ ）、１４は出力データと転
送先データとの演算を行うラスタ演算部（図中１１０Ｐ
Ｕ）、１５は出力データからバス幅データセレクタ１３
で選択するデータ位置を決定するビットポインタ、１６
はビットポインタ１５の加減算器（図中１１０）、１７
は入力データのアドレスを保持するソースアドレスレジ
スタ（図中５ＡＲ）、１８はソースアドレスレジスタ１
７の加減算器（図中１７Ｄ）、１９はｌ系統のバス（Ｖ
ＢＳ：図中３２ビツト）に出力するデータを選択するセ
レクタ（図中５ｌＥＬＶ ）でアドレスレジスタｌＯの
内容か、ソースアドレスレジスタ１７の内容か、ラスタ
演算部１３での演算結果データか、表示アドレスかが選
択される。２０は他の１系統のバス（ＩＢＳ、図中１６
ビツト）に出力するデータを選択するセレクタ（図中５
ＥＬＩ）で、アドレスレジスタＩＯの内容か、ソースア
ドレスレジスタ１７の内容か、ラスタ演算部１３で演算
された出力するデータかが選択される。２１はどのバス
からのデータを入力するか選択するセレクタ（図中５Ｅ
ＬＤ）で、ＶＢＳからのデータかＩＢＳからのデータか
選択される。２２は入力されたデータを内部バス幅分の
データに合成するデータ組立部（図中ＢＩＴＣＯＮ）、
２３は入力したデータを保持するデータキュー（図中Ｄ
Ｑ）で最大バス幅分のデータを保持する。２４は転送す
るデータのワード数または入力するデータのワード数を
登録するワードカウントレジスタ（図中ＷＣＮＴ）、２
５はワードカウントレジスタ２４の減算器（図中ＤＥＣ
）、２６は最大バス幅に等しい内部バス（図中３２ビツ
ト）である。
るバスを有したデータ転送制御装置の構成図を示すもの
である。第１図においてＩＯは出力するアドレスを保持
するアドレスレジスタ（図中ＡＲ）、１１はアドレスレ
ジスタ１０の加減算器（図中１１０）、１２は出力デー
タを保持するデータバッファレジスタ（図中ＤＢＲ）で
最大バス幅のビット数のデータを保持する。１３は出力
データから出力バス幅分のデータを選択するバス幅デー
タセレクタ（図中５ＥＬＵ ）、１４は出力データと転
送先データとの演算を行うラスタ演算部（図中１１０Ｐ
Ｕ）、１５は出力データからバス幅データセレクタ１３
で選択するデータ位置を決定するビットポインタ、１６
はビットポインタ１５の加減算器（図中１１０）、１７
は入力データのアドレスを保持するソースアドレスレジ
スタ（図中５ＡＲ）、１８はソースアドレスレジスタ１
７の加減算器（図中１７Ｄ）、１９はｌ系統のバス（Ｖ
ＢＳ：図中３２ビツト）に出力するデータを選択するセ
レクタ（図中５ｌＥＬＶ ）でアドレスレジスタｌＯの
内容か、ソースアドレスレジスタ１７の内容か、ラスタ
演算部１３での演算結果データか、表示アドレスかが選
択される。２０は他の１系統のバス（ＩＢＳ、図中１６
ビツト）に出力するデータを選択するセレクタ（図中５
ＥＬＩ）で、アドレスレジスタＩＯの内容か、ソースア
ドレスレジスタ１７の内容か、ラスタ演算部１３で演算
された出力するデータかが選択される。２１はどのバス
からのデータを入力するか選択するセレクタ（図中５Ｅ
ＬＤ）で、ＶＢＳからのデータかＩＢＳからのデータか
選択される。２２は入力されたデータを内部バス幅分の
データに合成するデータ組立部（図中ＢＩＴＣＯＮ）、
２３は入力したデータを保持するデータキュー（図中Ｄ
Ｑ）で最大バス幅分のデータを保持する。２４は転送す
るデータのワード数または入力するデータのワード数を
登録するワードカウントレジスタ（図中ＷＣＮＴ）、２
５はワードカウントレジスタ２４の減算器（図中ＤＥＣ
）、２６は最大バス幅に等しい内部バス（図中３２ビツ
ト）である。
以上の様に構成された本実施例のデータ転送制御装置に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
バス幅の小さいバスよりデータを入力する場合について
説明する。例えばＩＢＳバスからデータを入力するとす
る。入力データのアドレスをソースアドレスレジスタ１
７に登録し、どのバスからデータを入力するかセレクタ
（ＳＥＬＤ）２１に指定する。（この場合ＩＢＳより入
力する。）入力命令を実行すると、まずセレクタ（ＳＥ
Ｌ ｌ ）２０によってソースアドレスレジスタ１７の
内容が選択され、ＩＢＳ上にアドレスが出力される。Ｉ
ＢＳ上にアドレスが出力されると、＋［］Ｓに接続され
たメモリからデータが出力される。セレクタ（ＳＥＬＤ
）２１によりＩＢｓ上のデータ（１６ビツト分）がデー
タ組立部２２に入力され、ソースアドレスレジスタ１７
は加減算器１８により次アドレスに更新（±１）される
。データ組立部２２は内部バス幅分のビット数に満たな
いので、データキュー２３にはデータは格納されない。
説明する。例えばＩＢＳバスからデータを入力するとす
る。入力データのアドレスをソースアドレスレジスタ１
７に登録し、どのバスからデータを入力するかセレクタ
（ＳＥＬＤ）２１に指定する。（この場合ＩＢＳより入
力する。）入力命令を実行すると、まずセレクタ（ＳＥ
Ｌ ｌ ）２０によってソースアドレスレジスタ１７の
内容が選択され、ＩＢＳ上にアドレスが出力される。Ｉ
ＢＳ上にアドレスが出力されると、＋［］Ｓに接続され
たメモリからデータが出力される。セレクタ（ＳＥＬＤ
）２１によりＩＢｓ上のデータ（１６ビツト分）がデー
タ組立部２２に入力され、ソースアドレスレジスタ１７
は加減算器１８により次アドレスに更新（±１）される
。データ組立部２２は内部バス幅分のビット数に満たな
いので、データキュー２３にはデータは格納されない。
次の入力命令が実行されると前記同様に、セレクタ（Ｓ
ＥＬＤ）２１によりＩＢＳ上のデータ（１６ビツト分）
が選択されデータ組立部２２に入力される。ソースアド
レスレジスタ１７は、加減算器１８により次アドレスに
更新（上１）される。これでデータ組立部２２には内部
バス幅分のデータ（３２ビツト分）が入力されたので、
データキュー２３にデータ組立部２２で組立たデータが
格納される。第３図にデータ組立部２２の組立例を示す
。（１）〜（６）はデータ入力順である。（ａ）は走査
方向が正の場合、（ｂ）は走査方向が負の場合である。
ＥＬＤ）２１によりＩＢＳ上のデータ（１６ビツト分）
が選択されデータ組立部２２に入力される。ソースアド
レスレジスタ１７は、加減算器１８により次アドレスに
更新（上１）される。これでデータ組立部２２には内部
バス幅分のデータ（３２ビツト分）が入力されたので、
データキュー２３にデータ組立部２２で組立たデータが
格納される。第３図にデータ組立部２２の組立例を示す
。（１）〜（６）はデータ入力順である。（ａ）は走査
方向が正の場合、（ｂ）は走査方向が負の場合である。
またワードカウントレジスタ５０には入力するデータの
ワード数を登録する。入力命令の実行を終了するとワー
ドカウントレジスタ５０は減算器５１により−ｌされる
。ワードカウントレジスタ２４の内容が０になれば入力
終了である。
ワード数を登録する。入力命令の実行を終了するとワー
ドカウントレジスタ５０は減算器５１により−ｌされる
。ワードカウントレジスタ２４の内容が０になれば入力
終了である。
バス幅の小さいバスにデータを出力する場合について説
明する。例えばＩＢＳにデータを出力するとする。デー
タを出力するアドレスをアドレスレジスタ１０に登録し
、データバッファレジスタ１２に出力するデータを設定
する。どのバスにデータを出力するかセレクタ（ＳＥＬ
Ｖ−ＳＥＬＩ）１９・２０に指定する。
明する。例えばＩＢＳにデータを出力するとする。デー
タを出力するアドレスをアドレスレジスタ１０に登録し
、データバッファレジスタ１２に出力するデータを設定
する。どのバスにデータを出力するかセレクタ（ＳＥＬ
Ｖ−ＳＥＬＩ）１９・２０に指定する。
（この場合ＩＢｓに出力する〉出力命令を実行すると、
まずセレクタ（ＳＥＬＩ）２０によってアドレスレジス
タ１０の内容が選択されＩ［］Ｓ上に出力される。アド
レスがＩＢＳ上に出力されるとＩＢＳ上に接続されたメ
モリからデータが出力される。セレクタ（ＳＥＬＤ）２
１によりＩＢｓのデータが選択されラスタ演算部１４に
入力される。このデータと、データバッファレジスタ１
２に格納された出力データの内ビットポインタ１５が示
すデータ位置のデータをバス幅データセレクタ（ＳＥＬ
ＩＩ ）１３で選択したデータとの演算がラスタ演算部
１４で行われ、その演算結果がセレクタ（ＳＥＬＩ）２
０を介してＩＢＳ上に出力され、メモリに書込まれる。
まずセレクタ（ＳＥＬＩ）２０によってアドレスレジス
タ１０の内容が選択されＩ［］Ｓ上に出力される。アド
レスがＩＢＳ上に出力されるとＩＢＳ上に接続されたメ
モリからデータが出力される。セレクタ（ＳＥＬＤ）２
１によりＩＢｓのデータが選択されラスタ演算部１４に
入力される。このデータと、データバッファレジスタ１
２に格納された出力データの内ビットポインタ１５が示
すデータ位置のデータをバス幅データセレクタ（ＳＥＬ
ＩＩ ）１３で選択したデータとの演算がラスタ演算部
１４で行われ、その演算結果がセレクタ（ＳＥＬＩ）２
０を介してＩＢＳ上に出力され、メモリに書込まれる。
ここでバス幅データセレクタ（ＳＥＬＵ）１３について
説明する。第２図にバス幅データセレクタの一実施例を
示す、ＶＢＳ：３２ビツト、ＩＢＳ：１６ビツトならば
、１０Ｓをアクセスし、ビットポインタ１５のＭＳＢが
１゛の時に、データバッファレジスタ１２に保持された
出力データの上位１６ビツト（図中Ｕ）が下位１６ビツ
ト（図中Ｌ）に反映されラスタ演算部１４に入力される
。出力命令実行を終了するとアドレスレジスタ１０は、
加減算器１１により次アドレスに更新（＋１〉され、ビ
ットポインタ１５は加減算器１６により更新（＋１６；
出力したビット数分）される。
説明する。第２図にバス幅データセレクタの一実施例を
示す、ＶＢＳ：３２ビツト、ＩＢＳ：１６ビツトならば
、１０Ｓをアクセスし、ビットポインタ１５のＭＳＢが
１゛の時に、データバッファレジスタ１２に保持された
出力データの上位１６ビツト（図中Ｕ）が下位１６ビツ
ト（図中Ｌ）に反映されラスタ演算部１４に入力される
。出力命令実行を終了するとアドレスレジスタ１０は、
加減算器１１により次アドレスに更新（＋１〉され、ビ
ットポインタ１５は加減算器１６により更新（＋１６；
出力したビット数分）される。
走査方向が正方向（アドレス更新が＋１）で、出力命令
実行前のビットポインタ１５の内容が゛目本零＊ ’（
ＭＳＢ−’ｌ’他は不定）なら、データバッファレジス
タ１２の上位１６ビツトがバス幅データセレクタ（ＳＥ
ＬＵ）１３により選択され、ラスタ演算部１４、セレク
タ２０を介して１０Ｓ上に出力される。出力命令実行後
ビットポインタ１５は更新（＋１６＞され゛０本零本本
゛となる。次の出力命令では、ビットポインタ１５のＭ
ＳＢが°０゛なので、データバッファレジスタ１２の下
位１６ビツトがバス幅データセレクタ（ＳＥＬＵ）１３
により選択され、ラスタ演算部１４、セレクタ２０を介
してＩＢＳ上に出力される。出力命令実行後ビットポイ
ンタ１５は更新（＋１６）され°Ｈ零＊本’となり、次
の出力命令実行直にデータバッファレジスタ１２の内容
を更新する。これを繰返し行い、バス幅の小さいバスへ
のデータ転送を行うことができる。
実行前のビットポインタ１５の内容が゛目本零＊ ’（
ＭＳＢ−’ｌ’他は不定）なら、データバッファレジス
タ１２の上位１６ビツトがバス幅データセレクタ（ＳＥ
ＬＵ）１３により選択され、ラスタ演算部１４、セレク
タ２０を介して１０Ｓ上に出力される。出力命令実行後
ビットポインタ１５は更新（＋１６＞され゛０本零本本
゛となる。次の出力命令では、ビットポインタ１５のＭ
ＳＢが°０゛なので、データバッファレジスタ１２の下
位１６ビツトがバス幅データセレクタ（ＳＥＬＵ）１３
により選択され、ラスタ演算部１４、セレクタ２０を介
してＩＢＳ上に出力される。出力命令実行後ビットポイ
ンタ１５は更新（＋１６）され°Ｈ零＊本’となり、次
の出力命令実行直にデータバッファレジスタ１２の内容
を更新する。これを繰返し行い、バス幅の小さいバスへ
のデータ転送を行うことができる。
ワードカウントレジスタ２４には出力するデータのワー
ド数を登録する。出力命令実行を終了するとワードカウ
ントレジスタ２４は減算器２５により−１される。ワー
ドカウントレジスタ２４の内容が０になれば出力終了で
ある。
ド数を登録する。出力命令実行を終了するとワードカウ
ントレジスタ２４は減算器２５により−１される。ワー
ドカウントレジスタ２４の内容が０になれば出力終了で
ある。
またＶＢＳからのデータ入力は、データ組立部２２を介
さずデータキュー２３に格納される。ＶＢＳへのデータ
出力は、１回の出力命令でデータバッファレジスタ１２
の内容がＶＢＳに出力される。
さずデータキュー２３に格納される。ＶＢＳへのデータ
出力は、１回の出力命令でデータバッファレジスタ１２
の内容がＶＢＳに出力される。
以上のように本実施例によれば、データ組立部を最大バ
ス幅のビット数とし、これに満たないデータは複数回の
入力命令によりデータを入力し、最大バス幅のビット数
に組立てる。またバス幅の小さいバスへデータ出力する
場合、出力データを出力バス幅に分割して出力するよう
にバス幅データセレクタとビットポインタを設けること
により、バス幅の異なるバス間のデータ転送を行うこと
ができる。
ス幅のビット数とし、これに満たないデータは複数回の
入力命令によりデータを入力し、最大バス幅のビット数
に組立てる。またバス幅の小さいバスへデータ出力する
場合、出力データを出力バス幅に分割して出力するよう
にバス幅データセレクタとビットポインタを設けること
により、バス幅の異なるバス間のデータ転送を行うこと
ができる。
なお、実施例においてバスは２系統とし、各々１６ビツ
トバス、３２ビツトバスとして説明したがこの限りでは
ない。またワードカウントレジスタ・入力データセレク
タ（ＳＥＬＤ）は１組だが、データ入力用とデータ出力
用に２組備えても良い。
トバス、３２ビツトバスとして説明したがこの限りでは
ない。またワードカウントレジスタ・入力データセレク
タ（ＳＥＬＤ）は１組だが、データ入力用とデータ出力
用に２組備えても良い。
発明の詳細
な説明した様に本発明によれば、バス幅の異なるバス間
において、バス幅を意識することなくデータ転送を行う
ことができ、その実用的効果は大きい。
において、バス幅を意識することなくデータ転送を行う
ことができ、その実用的効果は大きい。
第１図は本発明における一実施例のデータ転送制御装置
の構成図、第２図は同実施例のバス幅データセレクタの
構成図、第３図は同実施例のデータ組立部のデータ組立
側説明図、第４図は従来のデータ転送制御装置の構成図
、第５図は従来のデータ転送制御装置のデータ転送の種
類図である。 １０・・アドレスレジスタ、１２・・データバッファレ
ジスタ、１３・・バス幅データセレクタ、１５・・ビッ
トポインタ、１７・・ソースアドレスレジスタ、１９・
・セレクタ、２０・・セレクタ、２１・・セレクタ、２
２・・データ組立部、２３・・データキュー。 代理人の氏名 弁理士 中尾敏男 ほか１名第２図 第３図
の構成図、第２図は同実施例のバス幅データセレクタの
構成図、第３図は同実施例のデータ組立部のデータ組立
側説明図、第４図は従来のデータ転送制御装置の構成図
、第５図は従来のデータ転送制御装置のデータ転送の種
類図である。 １０・・アドレスレジスタ、１２・・データバッファレ
ジスタ、１３・・バス幅データセレクタ、１５・・ビッ
トポインタ、１７・・ソースアドレスレジスタ、１９・
・セレクタ、２０・・セレクタ、２１・・セレクタ、２
２・・データ組立部、２３・・データキュー。 代理人の氏名 弁理士 中尾敏男 ほか１名第２図 第３図
Claims (3)
- （１）バス幅の異なるデータバスを２系統以上有し、そ
れらのバスに対しバスマスタとなり、異なるバス間のデ
ータ転送を行うデータ出力部とデータ入力部と、最大バ
ス幅に等しい内部バス幅を備えたことを特徴とするデー
タ転送制御装置。 - （２）データ出力部には、データを出力するアドレスを
保持するアドレスレジスタと、出力するデータを保持す
るデータバッファレジスタと、出力するデータと転送先
のデータとの演算を行うラスタ演算部と、出力するデー
タから出力するバス幅分のデータを選択するバス幅デー
タセレクタと、出力するデータから前記バス幅データセ
レクタで選択するデータ位置を決定するビットポインタ
と、どのバスにデータを出力するか選択するセレクタを
備えたことを特徴とする特許請求の範囲第１項記載のデ
ータ転送制御装置。 - （３）データ入力部には、データを入力するアドレスを
保持するソースアドレスレジスタと、どのバスからデー
タを入力するか選択するセレクタと、入力されたデータ
を内部バス幅分のデータに合成するデータ組立部と、内
部バス幅に合成されたデータを保持するデータキューを
備えたことを特徴とする特許請求の範囲第１項記載のデ
ータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62269648A JPH01112355A (ja) | 1987-10-26 | 1987-10-26 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62269648A JPH01112355A (ja) | 1987-10-26 | 1987-10-26 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112355A true JPH01112355A (ja) | 1989-05-01 |
Family
ID=17475275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62269648A Pending JPH01112355A (ja) | 1987-10-26 | 1987-10-26 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112355A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533140A (en) * | 1976-06-30 | 1978-01-12 | Fujitsu Ltd | Data transfer system |
| JPS62182857A (ja) * | 1986-02-05 | 1987-08-11 | Nec Corp | 入出力制御装置 |
-
1987
- 1987-10-26 JP JP62269648A patent/JPH01112355A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533140A (en) * | 1976-06-30 | 1978-01-12 | Fujitsu Ltd | Data transfer system |
| JPS62182857A (ja) * | 1986-02-05 | 1987-08-11 | Nec Corp | 入出力制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01112355A (ja) | データ転送制御装置 | |
| JPS6215899B2 (ja) | ||
| JPS63129449A (ja) | 制御インターフエース装置 | |
| JP2723412B2 (ja) | 主記憶プリポート制御方式 | |
| JPS5839347A (ja) | プロセツサ | |
| JPS5991560A (ja) | マイクロプロセツサ | |
| JPH0248749A (ja) | バッファ記憶制御装置 | |
| JPS6219929A (ja) | Ｄｍａ制御装置 | |
| JPS62237556A (ja) | Ｄｍａデ−タ転送方式 | |
| JPS63233429A (ja) | 付加プロセツサ制御方式 | |
| JPS615365A (ja) | 情報処理システム | |
| JPS6039265A (ja) | デ−タ転送方式 | |
| JPH0545978B2 (ja) | ||
| JPH07302221A (ja) | デジタル回路 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS6394358A (ja) | Ｄｍａ転送システム | |
| JPS62172457A (ja) | バス接続装置 | |
| JPS61216055A (ja) | 記憶装置アクセス制御方式 | |
| JPH06266655A (ja) | データ転送制御方式 | |
| JPS61233860A (ja) | デ−タ転送方式 | |
| JPH1195733A (ja) | 表示制御システム | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPS61166635A (ja) | デ−タバス方式 | |
| JPH03237549A (ja) | メモリアクセス制御システム | |
| JPS61109145A (ja) | メモリアドレス算出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Effective date: 20050224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050810 |
|
| A521 | Written amendment |
Effective date: 20051007 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090127 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100127 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110127 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |