JPS58502126A - 不揮発性半導体メモリ−装置及びその製造方法 - Google Patents

不揮発性半導体メモリ−装置及びその製造方法

Info

Publication number
JPS58502126A
JPS58502126A JP83500434A JP50043483A JPS58502126A JP S58502126 A JPS58502126 A JP S58502126A JP 83500434 A JP83500434 A JP 83500434A JP 50043483 A JP50043483 A JP 50043483A JP S58502126 A JPS58502126 A JP S58502126A
Authority
JP
Japan
Prior art keywords
silicon
layer
nitride
oxygen
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP83500434A
Other languages
English (en)
Other versions
JPH0548631B2 (ja
Inventor
ユエン・ユング−チヤウ
Original Assignee
エヌ・シー・アール・インターナショナル・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・シー・アール・インターナショナル・インコーポレイテッド filed Critical エヌ・シー・アール・インターナショナル・インコーポレイテッド
Publication of JPS58502126A publication Critical patent/JPS58502126A/ja
Publication of JPH0548631B2 publication Critical patent/JPH0548631B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体基板と、前記半導体基板上に設けられた酸化シリコン層と、 前記酸化シリコン層の上に設けられたシリコン酸素窒化物(シリコン・オキシナ イトライド又は酸素窒化シリコン)層と、前記酸素窒化物層上に設けられた窒化 シリコン層と、前記窒化シリコン層上に設けられたシリコン・ケ゛−ト電極とを 含む種類の不揮発性半導体メモリー装置に関する。
この発明は、又不揮発性半導体メモリー装置を形成する方法に関する。
背景技術 不揮発性メモリー装置は電力の供給なしに記憶情報を保持し続けることができる 装置である。装置のケ゛−ト絶縁物にトラップされた電荷(又はチャーン)によ ってしきい値電圧が決定される電界効果トランジスタを使用することがそれを達 成する1つの方法である。
そのように電荷をトラップするためには、例えばMNOS及び5NO8装置の二 酸化シリコン及び窒化シリコンのようなゲート絶縁物に対して重複した誘電体層 を使用することによって達成される。連光な電圧か■1NOSトランノスタの端 子に供給されたときに、トランジスタのチャンネル領域からの電荷は通常では非 常に薄い酸化物層を通してトンネルし、酸化物と窒化物の界面に及び窒化物の容 積中又はバルクにトラップされる。その窒化物はそこを通して更に電荷がトンネ ルするのを防止することができるだけの厚さにする。最初電荷が薄い酸化物層を 通してトンネルし始めるためには、それに対して極性反対の電界の力を与える必 要かあるので、そこのほとんどの電荷はトラップされた場所に質重るであろう。
この現象がその構造に不揮発性特性を与える。
この薄いメモリー酸化物−窒化物不揮発性半導体メモリー装置の最も重要な特性 の中に電荷の長期保持性(力)がある。その保持性とはメモリー装置が書込又は クリヤ動作の後記憶した電荷を保持するだめの能力のことである。
MNOSメモリー装置の電荷保持力に対する改良は常にマイクロエレクトロニク ス技術の目標である。これら装置の電荷保持力を改良する一つの方法は最初の( 又は第1の)誘電体(酸化物)層を相当厚くすることである。しかし、厚いメモ リー酸化物は書込又は該装置を消去するために比較的高い電圧が必要であり1. 装置の消去速度を遅くする。厚いメモリー酸化物装置の書込/消去電圧を下げる ためには、一般に薄い窒化物層を使用する。しかし、薄い窒化物層を使用すると 、保持特性が悪くなる。その上、読出モード中に発生したわずかな量のホット・ チャージ・キャリヤによって、読出モードにおいて不要な情報が書込捷れ、装置 の動作を誤まらせる。
そのほかの不揮発性メモリー装置の好捷しい特徴としては動作電圧が低いことが あシ、それによって電力消費が減少する。
この種の不揮発性半導体メモリー装置は米国特許明細書第4.151,537号 から知ることができる。
発明の開示 この発明の目的は高度の保持力を提供することができる種類の不揮発性半導体メ モリー装置を提供するととである。
従って、この発明によると、前記窒化シリコン層が前記酸化シリコン層の上に設 けられた前記酸素窒化シリコン層で構成することができるグレーデッド(又は組 成傾斜; graded )酸素窒化シリコンの層と接触することを特徴とする 種類の不揮発性半導体メモリー装置を提供する。
そのほかのこの発明の特徴によると、グレーデッド酸素窒化シリコンの層を窒化 シリコン層とシリコン・デート電極との間に横たわる第2の酸素窒化シリコン層 として設けることができる。
この発明の他の面によると、半導体基板を提供し、前記半導体基板上に酸化シリ コン層を提供し、前記酸化シリコン層の上に酸素窒化シリコン層を提供し、前記 酸素窒化シリコン層の上に窒化シリコン層を提供し、前記窒化シリコン層の上に 横たわるシリコン・ケ゛−ト電極を提供する各工程を含む不揮発性半導体メモリ ー装置の形成方法であって、前記酸化シリコン層の上に設けられた前記酸素窒化 シリコン層を含むことができ更に前記窒化シリコン層と接触するグレーデッド酸 素窒化シリコン層を提供する工程を含むことを特徴とする不揮発性半導体メモリ ー装置の形成方法を提供する。
この発明による方法は構造コストが低く、相当高い生産性及び大きなスループッ トを有するという利点を持つ。
参照を容易にするために、この時点で、以下適用しうる下記の定義を挙げておく 。
パシリコン″は多結晶シリコン(,1′?リシリコン)ト単結晶シリコンとを含 む。
” 5NO8”はシリコン−窒化物−メモリー酸化物−半導体である。
” 5NOO8”はシリコンー窒化物−アングレーデッド酸素窒化物I−メモリ ー酸化物−半導体である。
” SNOO8”はシリコン−窒化物−グレーデッド酸素窒化物I−メモリー酸 化物−半導体である。
” 5ONOO8”はシリコン−アングレーデッド酸素窒化物■−窒化物−アン グレーデッド酸素窒化物■−酸化物−半導体である。
” SONOgO8”はシリコン−アングレーデッド酸素窒化物■−窒化物−グ レーデソド酸素窒化物I−メモリー酸化物−半導体である。
” SogNOO8″′はシリコン−グレーデッド酸素窒化物■−窒化物−アン グレーデソド酸素窒化物■−メモリー酸化物−半導体である。
” SogNOgO8”はシリコン−ダレーデッド酸素窒化物■−窒化物−グレ ーデッド酸素窒化物I−メモリー酸化物−半導体である。
SNΩO8又はSN9gO8装置の単一酸素窒化物は酸素窒化物I又はメモリー 酸素窒化物と呼ばれる。最後に、5ONOO8、So、N0O3、SONOgO 8及び50gN0□O8装置について論する際、酸化物の上に形成された酸素窒 化物は(その場合に応じてグレーデッド又はアングレーデッド(傾斜なし)の) 酸素窒化物I又はメモリー酸素窒化物(例えば、5ONOO8)と呼ばれ、窒化 物の上に形成された酸素窒化物は(その場合に応じてグレーデッド又はアングレ ーデッドの)酸素窒化物■又は界面の酸素窒化物(例えば、5ONOO8)と呼 ばれる。
この発明の一実施例を簡単に要約すると、そのメモリー装置はシリコン−ダート 酸素窒化物■−窒化物−酸素窒化物I−酸化物−シリコン基板構造で構成される 。2つの酸素窒化物層は酸素と窒素の組成の変化する(グレーデッド)もの又は 均一(アングレーデッド)なものを持つことができる。SOgNOgO8構造に おいては、酸素窒化物1層の組成は、酸素対窒素比は漸進的に酸化物−酸素窒化 物I界面における最大から酸素窒化物■−窒化物界面における最小捷で変化する ようにされ、酸素窒化物■層の組成は、酸素対窒素比は漸進的に窒化物−酸素窒 化物■界面における最小から酸素窒化物■−シリコン界面における最大まで変化 するようにされる。50gN0O8構造において、界面の酸素窒化物はSOgN OgO8構造の対応する酸素窒化物層と同一方法に従ってグレーデッドされる。
5ONO,O8構造において、メモリー酸素窒化物はSOgNOgO8構造の対 応する酸素窒化物と同一方法に従ってグレーデッドされる。メモリー装置がSN 0gO8構造から成るこの発明の他の実施例における単一の酸素窒化物■は上記 のSo、N0gO8構造の酸素窒化物Iと同一方法でグレーデッドされる。
この発明による形成方法の一実施例を簡単に要約すると、捷ず半導体基板の上に 薄いシリコン酸化物層を形成する。次に、酸素窒化物及び窒化物層がすべて同一 の蒸着炉管内において、低圧化学的蒸着(LPCVD)技術により同一温度を用 い、これら層の形成に使用する反応ガスを制御することによって、薄い酸化物の 上に連続的に形成される。SNO,O3構造においては、シングル・グレーデッ ド酸素窒化物1層は酸化物−酸素窒化物■界面における最大から酸素窒化物I− 窒化物界面捷で酸素対窒素比を徐々に変化して形成される。
SOgNOgO8構造においては、酸素窒化物1層はSN0gO8装置について 説明したものと同様にして形成され、酸素窒化物■層は窒化物−酸素窒化物■界 面における最小から酸素窒化物■−シリコン界面における最大まで酸素対窒素比 を徐々に変化するようにして形成される。
50gNoO8及びSONOgO8構造においては、グレーデッド酸素窒化物■ 及びグレーデッド酸素窒化物■は夫々SogNo、O8構造の対応するグレーデ ッド酸素窒化物層における場合と同一方法で形成される。5ONOO8構造につ いては、2つの酸素窒化物層は固定した酸素対窒素比を使用して形成される。
図面の簡単な説明 第1図は、この発明による不揮発性メモリー装置の一実施例を表わす横断面図で ある。
第1A図乃至第1D図は、この発明の処理方法に従って第1図のメモリー装置を 形成する種々の工程を表わす横断面図である。
第2図は、この発明による第2の実施例の不揮発性メモリー装置を表わす横断面 図である。
第3図は、この発明を用いて形成した不揮発性トライケ゛−1・(trigat e)メモリー装置を表わす横断面図である。
第4図は、この発明による方法に従ってケ゛−ト構造を形成するに適切なLPC VDシステムを表わす模式図である。
第5図は、この発明の装置と先行装置との保持力の比較を例示したグラフ図であ る。
発明を実施するだめの最良の形態 次に、この発明の原理を実施した典型的なメモリー装置50の一部の部分的断面 図を表わす第1図を参照する。特に、第1図はシリコン−酸素窒化物■−窒化物 −酸素窒化物I−酸化物−シリコン又は5ONOOSゲート構造40を持つnチ ャンネル・トランジスタ50を例示する。第1図の装置50は一導電形、例示的 にP形シリコンの基板10から成る。nチャンネル・トランジスタ50は夫々該 基板に注入又は拡散された一対のn形表面隣接ソース不純物領域20及びドレイ ン不純物領域2]と、一対の絶縁酸化物領域11−1. ]とを有する。該ソー ス及びドレイン領域の間のチャンネル領域の上に設けられたケ゛−ト構造40は 順に薄いケ゛−ト酸化物層13と、第1のシリコン酸素窒化物(以下、酸素窒化 物I又はメモリー酸素窒化物という)層14と、シリコン窒化物層15と、第2 のシリコン酸素窒化物(以下、酸素窒化物■又は界面酸素窒化物という)層16 とシリコン・ケ゛−ト電極19とを含んで構成される。ダート電極19はn形不 純物でドープされて該メモリー装置のだめの高導電性ケ゛−ト電極を提供する。
一実施例における両酸素窒化物層14 、16 (第1図)はグレーデッド(又 は傾斜)酸素窒化物層となる酸素と窒素との可変組成から成り 、SOgNOg osN0O8構造にする。酸素窒化物I(14,第1図)のグレーディング又は 傾斜は、この層の酸素対窒素比を酸化物(13)−酸素窒化物I(14)界面に おける最大から酸素窒化物1(14)−窒化物(15)界面における最小まで変 化するようにする。酸素窒化物n(16゜第1図)のグレーディング(又は傾斜 )は、この層の酸素対窒素比を窒化物(15)−酸素窒化物II (16)界面 における最小から酸素窒化物n(16)−シリコン(19)界面における最大ま で変化するようにする。
この発明のその他の実施例は5ONO,O3及びSO,N0O8構造を含む。そ れらの構造の夫々の酸素窒化物層のグレーディング又は傾斜は上記で説明した実 施例の対応する酸素窒化物層の傾斜に類似する。
第1図のメモリー装置は該トランジスタ構造をカバーするように適当にパターン 化した例えば、ホスホシリケート・ガラスで作った厚い絶縁層30が設けられる 。絶縁層30はポリシリコン・ゲート19をその上に設けられる金属導体31. 32から電気絶縁する。
例えば、アルミニウムから成る電気導体31.32は夫々ソース20及びドレイ ン21を電源のような関連する電気回路(図示していない)に接続する。電気導 体33はケ゛−トに接続される。
次に、第2図をみると、それはこの発明の原理による他の典型的な実施例を表わ す。この実施例はケ゛−ト構造60(第2図)が2つの酸素窒化物層の代りにj つの酸素窒化物1層から成、!l) 、、 SNO,O8構造となるところが第 1図の実施例と異なる。この装置の単−又はシングル酸素窒化物層のグレーディ ング(傾斜)は十分上記で説明した第1図のグレーデッド酸素窒化物1層(14 )のそれと類似する。
酸化物、酸素窒化物、窒化物及びシリコンの各層を形成するために使用するLP CVDシステムは第4図の模式図に表わす。該システム100は典型的にはヒー ーズド・クォーツで作られた炉管]]1を含むLPCVD反応炉から成る。不活 性な反応体ガ゛スはマニホールド又は分岐管112,113を通して炉管111 に送入される。すなわち、酸化二窒素(N20)、アンモニア(NH3)及ヒジ クロロンラン(5IH2C12y又はここではDC6とモ呼ぶ)が夫々オン−オ フ・パルプ114,1151116を介してマニホールド]12に送入され、そ れらの流率又は流速は従来の電子流量制御器117゜118.119によって制 御される。同様にして、酸素(02)と窒素(N2)とがオン−オフ・パルプ1 20゜121を介してマニホールド113に送入され、それらの流量は流量制御 器122,123によって制御される。圧力センサ124が炉管111の内部に 接続されて内部圧力の読みを与える。
第4図に表わす典型的な配列においては、オンーオフ・パルプ126にょシ排気 口125を開放及び閉止し、ウェハの負荷中炉管111からの酸素及び窒素の排 出を可能にして酸化と排気サイクルを行わせる。
マニホールド113は真空ポンプ(図示していない)に対する炉管111の接続 を制御するオン−オフ・パルプ127を有する。電源及び温度制御器128は炉 管111を加熱するために抵抗加熱コイル]29に接続される。
第4図に表わすように、そこからこの発明によるメモリー装置が製造されるシリ コン・ウェハ130がボート131に支持される。
次に、第1A図乃至第1D図を参照すると、そこには、この発明の全体的な理解 を与えるために多くの特有な詳細を説明するこの発明の製造方法の連続工程が例 示しである。以下の説明はSOgNOgO8構造を持つ不揮発性メモリー装置に 関する。又、下記の説明はnチャンネル装置の製造に関するものであるが、当業 者は容易にPチャンネル装置又は両者の組合せ、すなわちCMO8の製造にこの 方法を適用することができるということを理解するべきである。その上、これら 各種工程を実行するための特別な処理方法は多くの異なる方法によって実行可能 であるということもマイクロエレクトロニクス業界の当業者には明白なことであ る。
図面の寸法は原寸ではない。その大きさは構造を明確に表わすために拡大が必要 とされた。
第1A図はP形半導体基板10の表面に隣接して形成された厚い酸化シリコン領 域11を有する該基板10の一部を表わす。厚い酸化物領域11は10〜20時 間の間、高温(典型的に900℃乃至1200℃の範囲)において、従来の方法 のシリコンの局部酸化(LOCO8)法を使用して成長される。厚い酸化物領域 11は隣接する装置を電気的に絶縁し、又該装置の活性領域を規定する。そのよ うなl活性領域は第1A図において数字12で指定される。該領域11の厚さの 範囲は典型的に10,000〜20,000オングストローム(1〜2ミクロン うである。厚い酸化物領域を成長しり後、シリコン基板10の熱酸化によって薄 い均一なメモリー質の二酸化シリコン層13が活性領域12に形成される。酸化 物層13を形成するだめの典型的な手順はそこを通して流れるガス状酸素を有し 、温度約700〜900℃及び圧力約1気圧に維持されたLPGVDシステムの 炉管111(第4図)の中に半導体構造を導入してそれを酸化することである。
薄い酸化物層13ノ厚サバ典型的ニ15〜30X(ooo15〜ooo3゜ミク ロン)の範囲である。
次に、第1B図を見ると、第1のシリコン酸素窒化物1層14、窒化シリコン層 15及び第2のシリコン酸素窒化物■層16が同一温度の同−LPGVDシステ ムにおいて中断せず、連続的に低圧化学蒸着法(LPCVD)によって形成され る。
酸素窒化物1層14を形成するために、炉管の温度を変えることなく、反応体ガ ス、アンモニア、ジクロロシラン及び酸化二窒素を次のようにこのシステムに導 入する。すなわち、酸素窒化物1層を形成する初期におけるアンモニア対ジクロ ロシラン対酸化二窒素の比を約35:1:2にし、その比率をその後の各シーケ ンスの工程において徐々に減少し、酸素窒化物1層の形成完了時におけるその比 率を約35:1:o(N2゜の流れは止める)にする。換言すると、酸素窒化物 1層はその酸素対窒素の内容がメモリー酸化物−酸素窒化物I界面における最大 からその直後に続く工程で形成される酸素窒化物I−窒化シリコン界面における 最小まで徐々に減少するように形成される。酸素窒化物Iの蒸着中、炉管内の圧 力は(0,3〜1)トル(torr)の範囲内にあシ、典型的には約0.5)ル である。そのようにして形成された酸素窒化物1層14の厚さは20〜80λ( 0,002〜0008ミクロン)の範囲内にある。
次に、温度を変えずに、アンモニア対ジクロロシランの比が約35:1となるよ うにアンモニアとジクロロシランの流量を維持することによって酸素窒化物1層 14の上に窒化シリコン層15を形成する。この蒸着又はデボノンヨシ工程中、 炉管内圧力を(0,3〜1)トルの範囲に維持し、これは酸素窒化物1層が蒸着 された圧力と同一圧力であるのが望ましい。この方法によって形成された窒化物 層15の厚さは200〜400X(0,02〜004ミクロン〕の範囲内にある 。
希望する厚さの窒化物層15を形成した後、温度を変えずに、徐々にN20ガス をLPCVDシステムの反応チャンバの中に再導入して酸素窒化物1層16を形 成する。反応体ガスの比率は次のように変化する。すなわち、酸素窒化物1層を 形成する最初では、アンモニア対ジクロロシラン対酸化二窒素の比は3.5:1 :0であるが、酸素窒化物1層の形成の完了時においてはその比は3−5:1: 2である。換言すると、酸素窒化物1層の酸素対窒素の比は窒化物−酸素窒化物 ■の界面では最小であり、次の工程で形成される酸素窒化物■−シリコンの界面 ではその庇は最大となるように徐々に増加する。この蒸着又はデポジション工程 中、炉管内圧力は(0,3〜1)トルの範囲の固定レベルに維持され、酸素窒化 物1層14及び窒化物15が蒸着されるときの圧力と同一圧力であるのが望まし い。酸素窒化物1層16の厚さは典型的ニ60〜2ooX(ooo6〜002ミ クロン〕の範囲である。
従って、上記の方法で形成された2つの酸素窒化物層14.16はその酸素対窒 素の組成比は変化することになる。第]の酸素窒化物層14において、酸素対窒 素比はメモリー酸化物13と酸素窒化物114との界面では最大であり、そこか ら最小である酸素窒化物114と窒化物15との界面まで漸進的に変化する。
第2の酸素窒化物層16においては、酸素対窒素比は窒化物15と酸素窒化物1 116との界面における最小から酸素窒化物1116とシリコン17との界面に おける最大まで変化することになる。
酸素窒化物■層16を形成した後、第1B図に表わすように、典型的にシリコン 層17は温度範囲600〜700℃における大気圧CVD又はLPCVDのよう な通常の技術を用いて失々ンラン(S iHa )又はノクロロシラン(S I  H2CZ 2 )気中で該構造全体の上に約3,000〜5.0OOX(0, 3〜05ミクロン)の厚さに形成される。
シリコン蒸着後、通常のホトリソグラフ法を用いて、シリコン層17、酸素窒化 物■層16、窒化物層]5、酸素窒化物1層14及びメモリー酸化物層13がエ ツチングされて第1C図に表わすシリコン・ケ゛−ト構造18を規定する。同図 において、19はノリコン・ケ8−ト電極を指定する。ゲート構造18の種々の 誘電層13〜16はシリコン・ケ゛−ト19と精密に整列される。
次に、第1D図を見ると、そこのn形ソース2o及びドレイン21は例えばn形 イオンの注入によって、文は構造全体上に形成されたnドープド二酸化シリコン ・ガラス層(図示していない)からの燐のようなn形不純物のような標準高温( 900℃)拡散によって形成される。このドーピング工程を実行するに際し、ケ ゛−ト構造18はトランゾスタのソース20及びドレイン21と電極19とを整 列するように働くマスクとして使用することができる。公知の如き自己整合シリ コン・ケ゛−トは装置の性能を改善する。又、このドーピング工程を達成する際 に、シリコン・ケゝ−トJ9を層にドープすることができ、それによってそれを 高導電性にして電力浪費を少くシ、装置の動作速度を上昇する。第1図に見られ るように、完成した構造体は、例えば、ホスホ・シリゲートガラスから成る絶縁 層30でカバーされ、該ケ゛−ト構造をそれに隣接形成されるソース及びドレイ ンの金属コンタクト31.32からの電気絶縁を行う。
第1図に表わすように、この構造体は次にアルミニウムのようなコンタクト金属 で被覆されてからエツチングされて、普通の方法で金属コンタクト31,32゜ 33を形成する。その上、希望により、この装置の上に保護層又は不活性層を形 成することができる。しかし、この形の層は標準的な公知の方法であるからこれ 以上説明し、表示することはしない。
次に掲げるテーブル■はこの発明の方式に従って50gN0.O8構造を形成す るだめの適切々パラメータの要約を提供する。
テーブル I メモリー酸化シリコン(ドライ熱シリコン酸化)圧力 大気圧 温度 700〜850℃ 環境 ドライ酸素 シリコン酸素窒化物1 (LPCVD)圧力 03〜1.0トル 温度 700〜950℃ 窒化シリコン(PLCVD) 圧力 03〜1.oトル 温度 700〜950℃ 反応体比 (3〜4)=1のNH3: 5in2C42シリコン酸素窒化物II  (LPCVD)圧力 03〜1.0トル 温度 700〜950’に の発明の方法によシSOgNogos構造を形成する一例において、最初上述の ように、約750℃の温度の大気圧に維持されたLPGVDシステムの炉管11 1内に支持されたシリコン基板1oの上に流れる流速毎分4,000eCの純粋 なドライ酸素流の存在下において、約202のメモリー酸化物層]3(第1図) がドライ熱(thermal)酸化によって形成された。酸化物層13の形成後 、酸素流は遮断され、すべての残留酸素は炉管の外にポンプ排出された。次に、 炉内圧力を約0.5)ルに維持し、アンモニア/ノクロロ/ラン/酸化二窒素の 反応体混合ガスを使用して、温度を変えることなくグレーデッド酸素窒化物11 4、窒化物15及びグレーデッド酸素窒化物1116の各層を、LPcVDシス テムの流量制御をプログラムすることによって中断することなく連続的に形成さ れた。グレーデッド酸素窒化物1層14は上述するように4セグメントに分けら れた蒸着シーケンスを使用して形成された。最初、約10分間、流速70 se cmのアンモニアを該チャンバを通して流してLPGVDシステムを清める。こ のアンモニアの流速は酸素窒化物Iの蒸着シーケンス中を通して維持された。
次の工程において、約2分間、反応チャンバ内に403℃cmの流速でN20が 導入され、Dcsの導入まで夫々チャンバ圧及び温度を安定な0.5)ル及び7 50℃に維持するのを保証する。次に、グレーデッド酸素窒化物■の蒸着の第1 セグメントは約1分間流速20secmでDC8をLPGVDチャンバに導入す ることによって始動された。このセグメント中のNH3: DC8: N20の 比は最大の酸素対窒素比を提供する3、5:i:2であった。
次に、DC3流は遮断され、N20流は30 sccmに減らされた。N20及 びNH3の流速を維持することによって、このシステムを安定化した後、グレー デッド酸素窒化物Iの第2セグメントの蒸着は約1分間前述と同じ流速の20  secmでDC8を導入することによって形成された。このセグメント中のNH 3:DC8:N20の比は3.5:1:1.5であった。グレーデッド酸素窒化 物Iの第3及び第4セグメントは夫々N20の20secm及び10105e流 速を用いることによって前の2つのセグメントと同一方法で達成された。換言す ると、第3及び第4セグメントのNH3:DC8:N20の比は夫々3.5:1 :1及び3.5 : 1 : 0.5であった。そのようにして形成された酸素 窒化物■は約40Xの厚さであった。
グレーデッド酸素窒化物1層14を形成した後、夫夫アンモニア及びジクロロシ ランの流速を70 secm及び20 secmに維持しくすなわち、NH3:  DO3の比が35:lであった)だが、N20の流れを完全に遮断してLPC VDの窒化物層15が形成された。この方法によって形成された窒化物は約28 0X厚であった。
次に、上記のグレーデッド酸素窒化物1層14の形成に使用した4セグメント蒸 着シーケンスを逆にすることによって窒化物15の上にグレーデッド酸素窒化物 ■層16が形成された。換言すると、アンモニアでこのシステムを清め、流速1 0105eでN20を導入し、約1分間チャンバを安定化した後、約1分間流速 20SeemでDC3が導入された。これは4セグメント蒸着シーケンスの第1 セグメントであった。酸素窒化物■蒸着シーケンス(DO3及びアンモニアの流 速は夫々20secm及び7 Q sccmに維持された)の第2、第3及び第 4セグメントにおいて使用されたN20の流速は夫々20 secm、 30  secm及び40 secmであった。そのようにして形成された酸素窒化物■ 層16は約80X厚であった。
例C5ONO,O8] シリコン・ケ゛−トーアングレーデノド酸素窒化物■−窒化物−グレーデッド酸 素窒化物■−酸化物−シリコン基板又は5ONO,O8構造を形成するためには 、SOgNOgO8構造を形成するために上記した各工程のシーケンスを使用し 、ただ酸素窒化物■の蒸着中、アンモニア対ジクロロシラン対酸化二窒素の比を 変化させないで、35:1:05乃至3.’5:1:2の範囲に予め選ばれたパ ルプで固定するように変更した。
例〔50gNoO8〕 シリコン・ケ゛−トーグレーデッド酸素窒化物■−窒化物−アングレーデッド酸 素窒化物■−酸化物−シリコン基板又は50gNoO8構造を形成するために、 SOgNOgO8構造を形成するについて説明した処理工程が使用され、ただ酸 素窒化物■の蒸着中、アンモニア対ジクロロシラン対酸化二窒素の比を変化させ ないで、35:1:0.5乃至3.5:1:2の範囲に予め選ばれたパルプによ って固定されるように変更した。
シリコン]9−窒化物15−グレーデッド酸素窒化物14−酸化物13−シリコ ン基板10又はSNO,O8構造を有するこの発明の実施例(第2図に表わす) を形成するために、50gN030S構造について上記したこの発明による方法 を使用し、グレーデッド酸素窒化物■層16(第1図)の形成に使用したシーケ ンス工程を省略する大きな変更を行った。換言すると、グレーデッド酸素窒化物 1層14の上に窒化物層を形成した後、構造全体上にシリコン19が蒸着される 。
この発明による新規な装置の改良された保持力特性を例示するために、数個のn チャンネル装置が作られ、テストされ、テスト結果が評価された。これら装置は 従来の方法を用いて形成された5NOS装置と、範囲50〜200x厚の酸素窒 化物層及び範囲300〜650X厚の窒化物層を持つ5NOO8装置と、SNO ,O3装置(第2図に表わす基本構造を持つ)と、50gN020S及びSOg 笹S装置(第1図に表わす基本構造を持つ)とを含み、上記最後の3つの装置は この発明の教示に従って形成されたものである。これら装置の保持力特性にのみ 集中したテスト結果は第5図に要約した。
上記の方法で作成した装置をテストするだめに使用する処理方法は周知である。
例えば、種々のパルス荷重状態(パルスの高さ及び幅又は期間)を該装置に加え ることによって書込及び消去曲線を作成した。そのパルスの振幅又は高さは±2 5Vであり、正及び負の値が夫々書込及び消去に適用できる。
この装置における電荷の保持力を確認するためのデータは次のようにして得られ る。すなわち、(1)装置をイニンヤライズ(又は初期設定)して初期の書込及 び消去しきいち電圧を確認又は決定する(2)10”秒までの期間100℃に高 めた温度中に装置を格納してこの時間中の各点でしきいち電圧を確認することに よってこの装置の保持力グラフを得ることができる。イニンヤライゼーション( 又は初期設定)処理手順(工程1)、すなわち、イニシャル又は初期書込及び消 去状態しきいち電圧を得る処理はメモリー装置のケ゛−トに対して夫々10ミリ 秒幅の+25VパルスとlOOミリ秒幅の一25Vパルスとを供給することを含 む。ノース20、ドレイン21及び基板10(第1図及び第2図)はすべてこの イニシャライゼーンヨン中接地に接続される。以上の方法で得られた保持力デー タを使用して第5図のグラフを作成した。
第5図は各種装置に対する正規化した交差時間対初期メモリー・ウィンドウのプ ロットである。正規住良差時間は初期メモリー・ウィンドウによって区切られた 書込及び消去保持力曲線のダ差する時間を指定した。
この・ぞラメータは装置の保持力の計量方法であって、一般に正規化欠差時間が 犬であるということは保持力が良いということである。はとんどの応用の場合、 大きな初期ウィンドウ及び長い正規住良差時間を持つメモリー装置を持つことが 望ましい。
A、B、C,−D、Eとラベルされた第5図の曲線は、従来の(3)SNO8装 置及び(B) 5NOO8装置と共に、この発明の方式による(C)SN0gO 8装置、■) 50gN0O8装置及び(ト))80gNogO8装置等に対す る保持力データを表わす。これらすべての装置におけるメモリー酸化物の厚さは (20〜30)Xの範囲にあった。又、この発明による装置の酸素窒化物■及び 酸素窒化物■層は夫々範囲(20〜60)X及び(70〜90)Xの厚さであっ た。その上、テストした全装置のゲート誘電層を組合わせた全厚は範囲(360 〜470)X内にあった。合計誘電体の厚さは酸素窒化物I及び酸素窒化物■の 各層の存否に適応させるために窒化物層の厚さを変化させることによって上記の 範囲内に維持された。種々の厚さの測定は層を形成するときの蒸着速度及び時間 を使用して得られた。従来の5NO8装置及び5NOO8装置のそれらを含み各 テストした装置に共通な種々の誘電体層は同一の温度、圧力及び蒸着動力学を用 いて形成された。
第5図の結果はこの発明のその他の利益と共に下記の種々利益を表わす。すなわ ち、(1)この発明のSN0g0Sメモリー装置は従来の両装置5NO8及び5 NOO3装置以上に改良された保持力を有する。換言すると、グレーデッド酸素 窒化物−窒化物デーアル・ケ゛−ト誘電体を持つメモリー装置は夫々単一窒化物 ブート誘電体及びプーアル・アングレーデッド酸素窒化物−窒化物ケ゛−ト誘電 体を持つ従来の装置以上に改良した保持力を有するということである。(2)こ の発明によるSO,N0OSメモリー装置は従来の5NO8及び5NOO3装置 だけでなく、上記(1)項で説明したこの発明によるSN0gO8装置よシも更 に改良された保持力を表わす。換言すると、界面のグレーデッド酸素窒化物はま だ更に保持力が改良されるということである。(3)この発゛明による50gN 0.OSメモリー装置は従来の5NO8及び5NOO8装置だけでなく、又上記 (1)及び(2)項で説明した新たなSNO,O3及び50gN0O8装置よシ も更に大きな保持力の改良を示した。
又、これら装置に夫々振幅+25V幅10 ミIJ秒及び振幅−25V幅100 ミリ秒の・やルスを使用して105回までプログラム及び消去サイクルを受けさ せることによって、上記の新規な装置の耐久特性を確認する測定が行われた。上 記サイクル終了後においては、その反復プログラミング及び消去が幾分装置のメ モリーを劣化させたが、寸だ適切なチャージの保持力がちったということがわか った。このことは、この装置は普通のプログラム及び消去サイクルを受けたとき でさえ十分に実際の使用に適合するということを示すものである。
以北説明したこの発明のマルチ誘電体構造がいかにメモリー装置の保持力の改良 に貢献するかということについてはまだ明確ではない。それを説明することがで きることの1つは、この新規な構造及びこの構造を形成するに選ばれた独特な処 理ノeラメータがマルチ誘電体層の電流密度を強化することによって保持力の改 良に貢献するということである。説明することができるもう1つは、酸素窒化物 層は装置が書込まれ又は消去された後、電荷の漏洩に対する障壁として作用する ということである。しかし、上記のこれらの説明は証明された事実ではなく、単 にもっともらしい理由のようなものかもしれない。
以上、新規なグレーデッド多層ケ゛−ト誘電体構造を持つ新規なメモリー装置及 びこれら構造を形成するだめの処理方法を説明した。それらは、(1) 50g No、O8、(2)SONOgO3、(3) SogNOO8# (4) SN 0gO8装置を含む。各これら装置は新規なダート誘電体構造及び従来の不揮発 性シリコン・メモリー・ケ゛−ト装置以上に改良した保持力を有する。
以上、この発明はモノゲート構造についてのみ説明したが、この発明による方法 及び装置は1973年3月6日にNaber及びLockwoodに発行され、 この発明の譲受人に譲渡された米国特許第3,719,866号に教示されたス フ0リツト・ゲート及びトライゲート・メモリー構造にも等しく完全に適合しう るものである。第3図を見ると、厚い絶縁酸化物領域11を形成した後、厚さ約 500X(0,05ミクロン)の比較的厚い二酸化シリコン層22が基板10の 上に形成される。そこで、この酸化物層の中央部分が従来のホトリソグラフ技術 を用いて基板の方にエツチングされる。その後、典型的に20X厚のメモリー酸 化物23(第3図)がこのエツチングされた部分に形成される。5ONOO8) ライダート構造を形成する残シの工程はモノゲート構造について説明したシーケ ンスに従う。この発明の方法に従って形成されたトライゲート構造28(第3図 )は2つの比較的厚いゲート酸化物部122−22と薄いメモリー酸化物部23 とから成るであろう。これら酸化物部の上には酸素窒化物1層24、窒化物層2 5、酸素窒化物■層26及びポリシリコン・ケ゛−ト27が設けられる。
この発明装置を適用することができるものとしては多くの用途がある。これらの 適用の例としては、超LSIのだめの不揮発性電気的に書換可能なメモリー、高 速及び低電圧EAROM及び大容量記憶装置用シフト・レジスタなどを含む。
FIG、ID 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 18 半導体基板(10)と、前記半導体基板(1o)の上に設けられた酸化シ リコン層(13)と、前記酸化シリコン層(13)の上に設けられたシリコン酸 素窒化物層(14)と、前記酸素窒化物層(14)の上に設けられた窒化シリコ ン層(15)と、前記窒化シリコン層(15)上に設けられたシリコン・ダート 電極(19)とを含み、前記窒化シリコン層(・15)は前記酸化シリコン層( 13)上に設けられた前記シリコン酸素窒化物層(14)を含むことができるグ レーデッド・シリコン酸素窒化物の層(14,16)に接するようになした不揮 発性半導体メモリー装置。 2 前記グレーデッド・シリコン酸素窒化物の層は前記窒化シリコン層(15) と前記シリコン・ケ゛−ト電極(19)との間に設けられた第2のシリコン酸素 窒化物の層(16)を含む請求の範囲1項記載の不揮発性半導体メモリー装置。 3 両シリコン酸素窒化物層(14,16)はグレーデッド・シリコン酸素窒化 物の層によって形成される請求の範囲2項記載の不揮発性半導体メモリー装置。 4、前記第2のシリコン酸素窒化物層(16)は厚さの範囲60〜200Xを持 つ請求の範囲2項記載の半導体メモリー装置。 5 前記酸化シリコン層(13)の上に設けられた前記シリコン酸素窒化物(1 4)は厚さの範囲20〜80Xを持つ請求の範囲1項記載の不揮発性半導体メモ リー装置。 6、前記グレーデッド・シリコン酸素窒化物の層(14,16)は前記窒化シリ コン層に接する境界における最小からその離れた境界における最大まで変化する 酸素対窒素比を有する請求の範囲1項記載の不揮発性半導体メモリー装置。 7、 前記酸素対窒素比は段階的に変化する請求の範囲6項記載の不揮発性半導 体メモリー装置。 8、 前記基板(10)と前記ゲート電極(19)との間に形成され組合わされ た全シリコン支持材料の厚さは範囲360〜470Xの間にある請求の範囲1項 、2項、3項、4項、5項、6項又は7項記載の不運発注半導体メモリー装置。 9 半導体基板(]0)を提供し、前記半導体基板(lO)上に酸化シリコン層 (13)を提供し、前記酸化シリコン層(13)上にシリコン酸素窒化物層(1 4)を提供し、前記酸素窒化物層(14)上に窒化シリコン層(15)を提供し 、前記窒化シリコン層(15)上にシリコン・ゲート電極(19)を提供する各 工程を含み、前記窒化シリコン層(15)に接し前記酸化シリコン層(13)上 に設けられた前記シリコン酸素窒化物層(14)を含むことができるグレーデッ ド・シリコン酸素窒化物の層(14,16)を提供する工程を含むことを特徴と する不揮発性半導体メモリ−装置の形成方法。 10 前記窒化シリコン層(15)と前記シリコン・ダート電極(19)との間 に横たわる前記グレーデッド・シリコン酸素窒化物層を構成する第2のシリコン 酸素窒化物層(16)を提供する工程を特徴とする請求の範囲9項記載の方法。 ■1 グレーデッド・シリコン酸素窒化物層の形の前記シリコン酸素窒化物層( 14)を提供する工程を含む請求の範囲10項記載の方法。 12、前記グレーデッド・シリコン酸素窒化物/1(14)全提供する前記工程 はアンモニア対ジクロロシラン対酸化二窒素の比が始めの約3.5:1:2から 終りの約35:1:Ofで変化するような反応体ガスのアンモニア、ジクロロシ ラン及び酸化二窒素を利用することによって達成される請求の範囲9項記載の方 法。 ]3 前記グレーデッド・シリコン酸素窒化物層を構成する第2のシリコン酸素 窒化物層(16)を提供する前記工程はアンモニア対ジクロロシラン対酸化二窒 素の比が始めの約35:1:0から終シの約3.5:]、:2まで変化するよう に反応体ガスのアンモニア、ジクロロシラン及び酸化二窒素を利用することによ って達成される請求の範囲10項記載の方法。 14、前記反応体ガスは温度範囲700〜950℃及び圧力範囲03〜1.0ト ルにおいて低圧化学蒸着法が用いられる請求の範囲12項又は13項記載の方法 。 15、アンモニア対ジクロロシラン対酸化二窒素の比は段階的に変化する請求の 範囲12項又は13項記載の方法。 16、前記窒化シリコン層(15)を形成する前記工程は反応体ガス、アンモニ ア及びジクロロンランヲ利用して達成される請求の範囲12項又は13項記載の 方法。
JP83500434A 1981-12-14 1982-12-10 不揮発性半導体メモリ−装置及びその製造方法 Granted JPS58502126A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US33034581A 1981-12-14 1981-12-14
US330345 1981-12-14
PCT/US1982/001731 WO1983002199A1 (en) 1981-12-14 1982-12-10 Non-volatile semiconductor memory device and manufacturing method therefor

Publications (2)

Publication Number Publication Date
JPS58502126A true JPS58502126A (ja) 1983-12-08
JPH0548631B2 JPH0548631B2 (ja) 1993-07-22

Family

ID=23289354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP83500434A Granted JPS58502126A (ja) 1981-12-14 1982-12-10 不揮発性半導体メモリ−装置及びその製造方法

Country Status (5)

Country Link
EP (1) EP0096062B1 (ja)
JP (1) JPS58502126A (ja)
CA (1) CA1188419A (ja)
DE (2) DE96062T1 (ja)
WO (1) WO1983002199A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188377A (ja) * 2001-09-27 2003-07-04 Agere Systems Inc 酸化物/窒化シリコン界面サブストラクチャを改善するための方法および構造

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0118506A1 (en) * 1982-08-12 1984-09-19 Ncr Corporation Non-volatile semiconductor memory device
JP2515715B2 (ja) * 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
EP0215064A1 (en) * 1985-03-08 1987-03-25 Ncr Corporation Floating gate nonvolatile field effect memory device
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
US5017979A (en) 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법
GB2389963A (en) * 1998-12-04 2003-12-24 Nec Electronics Corp Semiconductor device and method of manufacture
US6255233B1 (en) 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US9331184B2 (en) 2013-06-11 2016-05-03 United Microelectronics Corp. Sonos device and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357771A (en) * 1976-11-04 1978-05-25 Sony Corp Non-volatile memory transistor
JPS55111175A (en) * 1979-02-15 1980-08-27 Ibm Device for collecting charge

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2889848A (en) * 1955-12-22 1959-06-09 Redmer Sons Company Flow control clamp
US3685795A (en) * 1970-07-06 1972-08-22 Baxter Laboratories Inc Fluid flow valve
GB1428391A (en) * 1972-06-23 1976-03-17 Avon Medicals Couplings
US4151537A (en) * 1976-03-10 1979-04-24 Gte Laboratories Incorporated Gate electrode for MNOS semiconductor memory device
US4080965A (en) * 1976-09-30 1978-03-28 Baxter Travenol Laboratories, Inc. In-line cannula valve assembly
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357771A (en) * 1976-11-04 1978-05-25 Sony Corp Non-volatile memory transistor
JPS55111175A (en) * 1979-02-15 1980-08-27 Ibm Device for collecting charge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188377A (ja) * 2001-09-27 2003-07-04 Agere Systems Inc 酸化物/窒化シリコン界面サブストラクチャを改善するための方法および構造

Also Published As

Publication number Publication date
EP0096062B1 (en) 1986-06-04
EP0096062A1 (en) 1983-12-21
DE96062T1 (de) 1984-04-26
WO1983002199A1 (en) 1983-06-23
CA1188419A (en) 1985-06-04
JPH0548631B2 (ja) 1993-07-22
DE3271603D1 (en) 1986-07-10

Similar Documents

Publication Publication Date Title
US5407870A (en) Process for fabricating a semiconductor device having a high reliability dielectric material
US8614124B2 (en) SONOS ONO stack scaling
US6248628B1 (en) Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
US6406960B1 (en) Process for fabricating an ONO structure having a silicon-rich silicon nitride layer
JPS58502126A (ja) 不揮発性半導体メモリ−装置及びその製造方法
US4868632A (en) Nonvolatile semiconductor memory
US8169835B2 (en) Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer
US20090179253A1 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
US8067284B1 (en) Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer
US5731238A (en) Integrated circuit having a jet vapor deposition silicon nitride film and method of making the same
US6653683B2 (en) Method and structure for an oxide layer overlying an oxidation-resistant layer
US5208174A (en) Method for manufacturing a nonvolatile semiconductor memory device
JP2002217317A (ja) 不揮発性半導体記憶装置およびその製造方法
US20020168869A1 (en) Method for fabricating an ONO layer
US6518617B1 (en) Nonvolatile semiconductor memory device
JP2001189390A (ja) 半導体不揮発性記憶装置の製造方法
US20060180845A1 (en) Memory device with silicon rich silicon oxide layer and method of manufacturing the same
JPH0992738A (ja) 半導体装置およびその製造方法
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
JPH07297182A (ja) SiN系絶縁膜の形成方法
JPH061839B2 (ja) 不揮発性記憶装置の製造方法
KR100274352B1 (ko) 플래쉬메모리셀제조방법
JPS6059779A (ja) 半導体記憶装置の製造方法
KR100416816B1 (ko) 반도체소자의플로팅게이트형성방법
US6858496B1 (en) Oxidizing pretreatment of ONO layer for flash memory