JPS5844769A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5844769A
JPS5844769A JP14294581A JP14294581A JPS5844769A JP S5844769 A JPS5844769 A JP S5844769A JP 14294581 A JP14294581 A JP 14294581A JP 14294581 A JP14294581 A JP 14294581A JP S5844769 A JPS5844769 A JP S5844769A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
region
doped
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14294581A
Other languages
English (en)
Other versions
JPH023548B2 (ja
Inventor
Akihiro Shibatomi
昭洋 柴富
Kenya Nakai
中井 建弥
Kazumi Kasai
和美 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14294581A priority Critical patent/JPS5844769A/ja
Publication of JPS5844769A publication Critical patent/JPS5844769A/ja
Publication of JPH023548B2 publication Critical patent/JPH023548B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明IX酸素ドープ牛lP1鍬性GaムIムーエピタ
キシャル層にイオン注入法を用いて、所望の不純物な圧
入して半導体装置を製造する方法に関する。
エピタキシャル成長したGaAjム−結晶中に酸素(0
,)をドーピングすることにより、当該結晶を半絶縁化
(比抵抗が106〜1g7Ω・cm ) Lうることが
確−されて(・る、かかる半絶縁性GaAJム謳 結晶
は、二酸化シリコ;/ (8i(h )や輩化シリ;ン
(8i、N、  )膜で被服して7二−ルすることによ
り。
熱処理温度が当該GaAJAs  結晶成長温度より6
0〜70(”C)高い場合でも、処理時間が30分以内
であれば熱変成1にはとんと受けないことが経験されて
いる。
従来、電界効果トランジスタ(MISFET)など−こ
おける動作層の形成は、りpム(Cr)などをドープし
りGaAs1板にシリコン(Sl)などの不純物をイオ
ン注入することによって行なわれていた。上述の方法に
よると、形成された動作層は、キャリヤーを捕獲するト
ラップ尋が多いためにその結晶特性が悪く、半導体装置
の高速性、信来性の不足の原因となっていた。
本発明の目的は上述した従来技術における欠点な解決す
るにあり、かかる目的のため本願の発明者は上述した半
絶縁性GaAjAs結畠の特性を利用し、基板上にエピ
タキシャル成長した当d半絶縁性G畠ム7A廊 結晶に
不純物イオン注入することにより。
結晶性の嵐い半導体装置の製造方法を提供する。
以下、添付図面を参照して本発明の詳細な説明する。
本発明の実施例はダブルへテロ構造レーザーダイオード
C以下DH−LDと略記する)にモノリシックにMIS
FET  が形成されている0KIC(Opt。
Kleetronielnt@gratsdCircu
it )の製作に関す心。
DH−LD結晶の成長は有機金属熱分解法によって行な
われた。第1図を工かかる結晶成長方法の装置の械略図
である。同図を参照すると、縦属反応管1内に結晶基板
2が設−され、車紋反応管外周部には高周波加熱コイル
3が配値されている。原料となるガスは各ボンベから反
応管l内に導入されるが、それらはトリメチルガリウム
(CHa  )s Ga(以下TMGと略す)、トリメ
チルフルミニラム(CL )a An (以下TMA 
ト略ス) 、 7 k j 7 As&(at−<−ス
中5饅の重量比で含まれる)、ドーパントガス(p型に
はジグチル亜鉛、鳳11工愼化水素&8がll量比10
0 ppm  で水素ベースで含まれたもの)であり。
結晶成長は1配ガスの流量および温度な必*に応じて変
化させて行なうが。
本発明においてを工V下のような条件下で結晶成長が行
なわれた。
すなわち%TMGバブラー4およびTMムバプラー6の
温曵をそれぞれ−20(℃) 、 −10(’C) K
保ち、 TMGの鳥tl/L1を3 U O(CI:/
 min ) 、 ’IMA  のル流量を100 (
(je/m1n) 、ムsH,の扼皇を 1200  
(cc/m1n)、キャリヤーガスH1の流量を5oθ
(Cc/ m1n) K e定L テn” GaAsJ
板上K DM−LDの結晶成長が行なわれた。DH−L
Dの1−GaA轟バッファ 層* n Ga・、マムl
・4.ム畠クラッド層、シーG&ムl活性層、p−Ga
・、マム1・0.ムSタラッド層、Gaム膳フンタクト
層の5つの結晶層はすべ【当該有機金属熱分解法によっ
て行なわれ、各層の成長は原料ガスの−sR量を変える
ことにより、成長速度、および組成を制御しながら行な
われた。
以上Il!明した如き方法によってDH−LDの低龜度
バッフ7層を含めて5層すべてをn+型GmAs II
s板上に成長させ、続いて0ICICなモノリシックに
作成するため酸素ドープ半絶縁性Gaム1ム1tl−成
長させる。かかる半絶縁性GaAs1板成!には、DH
−LD m造をエピタキシャル成長した段階で、一度基
板な成長炉から取り出し、しかる後LD 形成部分12
を残してノすエツチングする。他の部分は基板までエツ
チングする。次に再び結晶成長炉に基板を入れ、ドーパ
ントガスとして重量比で50 ppm の酸系な含む水
素ガスを10〜15 (Cc / wim )の流量で
流して、#嵩ドープ牛絶縁性GaAjAs結晶な成長さ
せる。当該酸素ドープ牛絶縁性GaAjAs 膜はDI
!−LDのバッジベージ3ン撫となると同時に、Mlg
)’ET  を基本素子とするスイッチング、センスア
ンプ、ドライバー等のIC形成の母・材料となる。
以上述べた処理の結果GXM2図(a) K示す如(に
なる、同図において11はn+ 型Gaム一 基板、1
26よりH−LD形成部分、13は酸系ドープ半絶縁性
GaAjAa  結晶層(犀さ2 声−)であり、ムで
示さされる領域はスイフチ及びアンプ等のIC形成領域
であう、以下第2図を参照してMICgj”lT  を
基本素子とす金スイッチング、ドライバー等の IC形
成について説明する。ICG工第2図(a)におけるム
の部分にイオン仕入法によりMiCllFIT  を作
成し、形成される。
すなわち第2図tarの素子載面全面にs魚へ 膜14
を45001.の厚さに化学気相成長法(eVd法)あ
るいはスパッター沃で沈着させる6次にホトリングラフ
イー法な用いて、 MKilFIT  のオーミック電
極領域および動作層領域(第2l−)の15 、16の
位*)を選択的に窓開きする0次いで該領域の戚素ドー
プ半絶縁性GaAjAs  層13にイオン仕入機を用
いて不純物(シリコン(81)等)原子を加速電圧12
0 K(eV) eドーズ量$ X 10” (CJ−
” )#) 4kfF 下で注入′″fる(注入領域を
17に示す)、シかる後リフトオフ法を用いて、ゲート
電極となる、チタン・タングステン(Ti+W)金属(
ショットキーバリヤ電極)15を動作層上に作成する。
さらに当該ゲート金属15をセルフ7ラインによりマス
クとし℃セレン(8・)等不純−を加速電圧120K(
・V)ドーズ量4 X 1G” (ca−” )の条件
で注入し、ソース・ドレインとなる?低抵抗電極層18
を形成する。この!RIllitKおける当該半導体装
置の概略断面図が第2l−)K示される・ 次にチタン・タングステン(Ti+W)のシミツトキー
バリヤー電極15を付けたまま、該半導体素子表面全面
に二酸化シリコン(1i10m)膜な厚さ25001に
沈着させる。しかる後当該幻oa  Mをアニール保m
*として、温度80G (”C) 、処理時間15分で
7二−ルな行なう、この時DH−Ltlσ〕スFライプ
部の亜鉛(ハ)の再拡敏も行なう。熱処理後の#嵩ドー
プ半杷縁性GaAjAs  エピタ千ツヤル層の活性化
率は約70〜76−であり、また動作層17およびn 
−極層18のキャリヤー酸度・工それぞれ8X1G’・
(cm−1) 、 6 X 1G” (cm ” )で
あ6.第2図(c) +x当dDil−LDドライバー
@ MlijlFITの完成した場合の値略断mi図で
ある。なお上述した処場工楊におけるリングラフイーで
&X、第2図に示すDI−LDの基板面からの^さdが
1(μ園 )以下になるよ5メサエツチングの深さ及び
酸素ドープの半絶縁性G1ムJAa  の厚み制御が当
該半導体装置製作においてJk要な因子となる。
以上説明した如く、ば素ドープ半絶縁性oaAjム畠結
晶に不純物イオン注入を行なうことによって結晶性の喪
いモノリシックK MISFIT  が形成されていΦ
ozlc  trlji作することができる。同一にし
て、当&!酸本ドープ牛絶縁性G1ム1ムS 結晶にイ
オン注入法を適用することにより、 MiegFIT 
 を基本素子とするドライバースイッチング素子、セン
スアンプ、論理回路を形成することが可能であり、さら
に個別半導体索子1例えばマイクル波帯領域やUIF 
 t&pg餉域のMISFIT丁 作成Vこも一用可此
であるため、牛4体鯨置屓作に奇与するところかきわめ
て大で、更に装置の信8i性のt=j上1歩留まりの改
善などが期待できるものである。
【図面の簡単な説明】
M1tlJk工有機金属熱分解法におけΦ気相成長装置
の械略図、lii2wJk工m”  Gaム1 基板上
にDB−LDとMNJiFl’r  をモノリシックに
作成する工程における該デバイスの17Imの概略断面
図である。 11−・・低m度a” GaA1基g 、 12−DH
−LD 1M5分、13−@嵩ドープ半絶縁性Gaム!
ム畠、14・・・SiO!IiI!。 15・・・TI+W高融点ゲート金属。 16・・・オーミンク電&部分(ンiス電憾嘗ドレイン
電極)17・・・動作層、 1g・・・−低抵抗電幌層
。 19・・・オーミンク電極 第1図

Claims (1)

  1. 【特許請求の範囲】 (1)  基板上に酸素ドープ半絶縁性ガ□ウム1ルi
    ニウム砒素(GaAjム−)層をエピタキシャル成長す
    る工程、@ GaAjAs  層の所定領域に不純物を
    イオン注入する工程、該不純物をイオン注入した領域を
    活性化し半導体装置を形成する工程を有する半導体装置
    の製造方法。 し) モノ替シックで金属−半導体電界効果トランジス
    タ(mzBit )  を基本素子とする半導体装置の
    製造において、基板上の#素ドープ牛絶縁性ガリウムフ
    ルミニウム砒嵩(GaAjAs)エピタキシャル層を母
    材とし、当@ GaAjム易 層のMI8FK丁のす−
    ミツタ電極領域および動作層領域に不純物原子をイオン
    注入する工程、しかる後当峡動作層領緘上にゲート電極
    を形成する工程、ゲート金14なマスクにして不純物原
    子をドーピングしてn 低抵抗電極層を形成する工程、
    当該半導体装tll衆向全面に二酸化シリコン(810
    m)milKを沈着させ、当該8iO8膜を保−編とし
    て、熱処理を行ない注入不純物を活性化する工程を含む
    ことな%黴とする特許請求の範囲第1項記載の半導体装
    置の製造方法。 (3)  上記不純物原子がセレニウム、錫又はシリコ
    ンであることを特徴とする特許請求の範囲第1項記載の
    半導体装置の製造方法。
JP14294581A 1981-09-10 1981-09-10 半導体装置 Granted JPS5844769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14294581A JPS5844769A (ja) 1981-09-10 1981-09-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14294581A JPS5844769A (ja) 1981-09-10 1981-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS5844769A true JPS5844769A (ja) 1983-03-15
JPH023548B2 JPH023548B2 (ja) 1990-01-24

Family

ID=15327296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14294581A Granted JPS5844769A (ja) 1981-09-10 1981-09-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS5844769A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940672A (en) * 1989-03-17 1990-07-10 Kopin Corporation Method of making monolithic integrated III-V type laser devices and silicon devices on silicon
US4996163A (en) * 1988-02-29 1991-02-26 Sumitomo Electric Industries, Ltd. Method for producing an opto-electronic integrated circuit
US5075239A (en) * 1989-03-30 1991-12-24 Alcatel N.V. Method of making monolithic integrated optoelectronic modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012985A (ja) * 1973-06-01 1975-02-10
JPS55117295A (en) * 1979-03-02 1980-09-09 Hitachi Ltd Semiconductor light emitting element and fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012985A (ja) * 1973-06-01 1975-02-10
JPS55117295A (en) * 1979-03-02 1980-09-09 Hitachi Ltd Semiconductor light emitting element and fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996163A (en) * 1988-02-29 1991-02-26 Sumitomo Electric Industries, Ltd. Method for producing an opto-electronic integrated circuit
US4940672A (en) * 1989-03-17 1990-07-10 Kopin Corporation Method of making monolithic integrated III-V type laser devices and silicon devices on silicon
US5075239A (en) * 1989-03-30 1991-12-24 Alcatel N.V. Method of making monolithic integrated optoelectronic modules

Also Published As

Publication number Publication date
JPH023548B2 (ja) 1990-01-24

Similar Documents

Publication Publication Date Title
KR100317641B1 (ko) 박막 트랜지스터 및 그 제조방법
JPS6178119A (ja) 半導体の製造方法
US3994755A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
JPS5844769A (ja) 半導体装置
JPS6362313A (ja) 半導体装置の製造方法
US4028147A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
JPS5853863A (ja) 半導体装置の製造方法
JP4178619B2 (ja) シリコン層の製造方法および半導体装置の製造方法
JPH0272669A (ja) 薄膜半導体装置及びその製造方法
JPS60251631A (ja) 不均一不純物密度分布を有する半導体装置の製造方法
KR0123236B1 (ko) 반도체 소자의 폴리실리콘막 형성 방법
JPS5858808B2 (ja) ハンドウタイソウチ ノ ゼツエンヒマク ノ セイゾウホウホウ
JPS60257177A (ja) 化合物半導体素子の作製方法
JP4174886B2 (ja) 多結晶シリコン層の製造方法および半導体装置の製造方法
JPS5961037A (ja) 半導体装置の製造方法
JPH0216008B2 (ja)
JPH08133881A (ja) 結晶薄膜の形成方法
JPS58145119A (ja) 化合物半導体装置の製造方法
JPH09260674A (ja) 半導体素子
JPS61292925A (ja) 半導体装置の製造方法
JPH01312825A (ja) 化合物半導体の製造方法及び半導体装置
JPS6341029A (ja) 半導体装置の製造方法
JPH0563946B2 (ja)
JPS61292964A (ja) 半導体装置の製造方法