JPS5844561A - 分散アクセス制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は分散データ処理シメ手ム及びデータ通信システ
ムに関する。よシ具体的には、そ・のよう（以下余白） なシステムにおいてデータ通信機能の効率的な分散制御
を与えるための装置１に関する。

初期の時分割システムは、時分割の割１４）やデータ転
送機能を制御するためにある１つの局を使用する事に一
般に起因する遅延を特徴としていた。

又そのようなシステムは中央の制御局の嫁鯛性に決定的
な依存性を有している０本発明はそういった遅延や依存
性を回避しようとするものである。

時分割された機構に対するアクセスを管理するために固
定した局優先願位ｔｐＡＶｈたシステムは・多くめデー
タ処理及びデータ相互通信のアプリケージ・日ンに関し
て不充分な柔軟性及び適用性しか持たないであろう。本
発明はアプリケーションの柔軟性を改善しようとするも
のである。

多くのアクセス制御システムの目的は、不安な通信によ
るむだなシステム妨害（畠ｙｓｔｓｍｂｌｏｏｋａｇ・
）を避ける事である０例えば単備の出来ていない宛先局
へのデータの伝送はむだであり且つ不賛である、なぜな
ら宛先局はインプロパー・り七プショｙ（１ｎｐｒｏ　
ｐ＠ｒ　　ｒ＠ｅり目ｏｎ）を通信しデータを再伝送し
なければならない゛からである０本発明は分散アクセス
制御システムにおいてそのような事の起きるのを避けよ
うとするのである。

本発明は、（１）システムに加入している局の間そアク
セス制御機能管分散させる：（２）加入局がシステＡ？
サイクル時間セグメント（（ＩＦ（＋１＠　　ｔｉｍ・
畠・ｇｍａｎｔ）内に使うよつにする；（３）任意のサ
イクル時間セグメントへの局のアクセスを、その前のセ
グメントにおいて行なわれる同期アクセス決定ｊｌｓに
基づいて局が集団的ビ決定するようにする事によって、
中央制御された時分割システムの遅延及び中央制御局へ
の依存性を避けようとしている。

本発明は局優先願位を可変的に割り当てる事によって、
この型のサイクリアク分散アクセス制御システＡにおい
て柔軟性を付加しようとしている・本発明は、バス使用
のサイクル期間を、単位量のデータが転送される小さな
時間１グメ／トに細分し、局がそのようなセグメントへ
のアクセスに関し競争する事の適格性を制限する事によ
ってシステムの不効率な使用を避けようとしている。

そのような制限の一形式において、セグメントへのアク
セスを得几各々の局はデータ転送に対する関連、した応
答管受は取るまでは、アクセスに関し競争する事が不適
格になる。

そのような制限の他の形式においては、割込み可詑デｉ
り処理局へ割込みモードにおいてデータを転送しようと
する局は、データＩ／ｃ−係して前もって割）当てられ
ていた割込み優先順位が宛先処理局に゛よって前もって
示されてい友−組の優先順位値の中にある時にのみ、バ
スへのアクセスに関。

して競争する事が適格になる。処理局は、次のセグメン
ト中に受は入れ可能な一組の割込みレベル管示すために
、各サイクル時間セグメント中に割込みマスク及び割込
みしきい値信号を与えるようにしてもよｉ、処理１局へ
転送する割込みデータを持つ局は、その割ｇ当てられた
割込み優先順位レベルがこれらの信号によって示された
組の中にある時にのみ、そのような転送に関してパスへ
のアクセスを競争する事が適格となる・ 本発明の特徴は、中央又は外部の管理なしに多数の局が
共通バス管使ってデータ交換を行なう事を可能にする事
である。

本発明の他の特徴は、局がサイクル時間セグメント中に
パスを使用し同期的Ｋ　ｔ＜スへのアクセスを決定し、
それによって次のサイクル時間セグメントへのアクセス
が決定でき一方現在の時間セグメントは前のアクセス決
定に基づいて使用されている事が可能になる事である・ 他の特徴は、前もって割シ当てらｈでいた可変な優先順
位に従ってバスへのアクセスを決定する事が局に許され
ている事である。

本発明の他の特徴は、局がアクセスを求めて競争する事
の適格性を制限するために局が相互に通信できる事であ
り、それによって宛先局は関係し次発信局でのアクセス
論争活動の速度及びその発信局からのデータ転送速度を
制御できる。

他の特徴は、データ通信のために現在のサイクル時間セ
グメントにアクセスした発信局は関係した宛先局からの
応答を受は取るまでそれ以彼の時間セグメントへのアク
セスに関する競争に不適格とされ得る事、である。

他の籍黴は、関係の・あるデータ及び応答通信が別の時
分割されたパスで伝送さ＃１得る事である。

他の特徴は、割込みモードの宛先データ処理局と通信し
ようとしている発信局は処理局によって与えられる割込
み制御信号によって課せられる制限に従ってパスのアク
セスに関する競争適格性を持ち得る事である。

本発明の他の特徴は、データ及び応答通信が各通信−関
係した発信局及び宛先局管示すアドレス情報１伴なう事
である。その結果、局は中央もしくは中間の局を経て動
作する必要なしに互いに直接相互通信できる。

第１図は本発明による分散アクセス、制御に関するシス
テムを示す。多数のデータ送受信局１〜５が共有のパス
６ｔ−介して相互に通信する。共通のクロック発振装置
７から共通りロック分配ＩＩＩＢを経て各局に分配され
るクロック信号によって定められた反復性のサイクル時
間セグメント中に１・□パスは使用のため連続的にアク
セスできる・現在のサイクル時間セグメントが情報の転
送に使われている間、次のセグメントへのアクセスｆ）
１局における分散動作によって決定される。現在の時間
セグメントの間、次のセグメントへのアク七ス管要求す
る局は、特有の前もって定められたアクセス優先順位に
従って終了する同期的タイムアウトを管理する。最龜高
いアクセス優先順位を持つ局はそのタイムアウトを最も
早く終了し、制御ＩＩ９にパルスを送りそして次のセグ
メントの使用に関し優先権ｔ−取得する。制御線９０ノ
くルス紘他の全部の局が優先権を取得する事を阻止する
。

これらの局、パス、クロック分配線及びアクセス制御線
は１個のＬＳＩ回路ノくツケージに構成して本よく、又
共通に収容される一群のＬＳＩパッケージに構成しても
よく、又後述する信号遅延限界内で別ｋＫ収容された局
の分散ネットワークに構成する事さえでき°る。

第２図社前述の分散アクセス決定過１ｉＫ参加するため
の局の装置を示す。クロック分配線８を経て受は職った
サイクル・クロック信号はシングル・ショツト回路２０
′ｆｔ動作させサイクル開始ノくパスを発生させる。こ
れはデータ・ノ（ス６の使用のサイクル時間セグメント
の開始に一致する。サイクル開始パルスは局所アクセス
・タイムアウト・カウンタ２１をリセットし、局所タイ
ンング発生＃２２を付勢してパスのす１クル時間セグメ
ントの持続時間と比べて短かい間隔でカウンタ２１に針
数パルスを転送させる。カウンタ２１の状態はディージ
タル比較回路２ａＫよってレジスタ２３内のディジダル
のアクセス優先順位数と比較される。

各参加局はカウンタ２１の計数範囲内で特有のアクセス
優先順位数が前もって与えられている。

これらの数はパスを経由する通信によって変更する事が
できる。従って各局において割シ轟てられたアクセス優
先順位数と局所力９ントとが各）（ス・アクセス・サイ
クルの特有の時点で一致し、その時比較回路２４が出力
線２６ＫＡルスを発生させる。出力線２６のパルスはカ
ウンタ２１の計数動作を終了させ、又ＡＮＤ回路２７を
条件付ける。

この時、屯し局所［ｌＬＬ求状［１１（ｒ＠ｑｕ＠ｓｔ
　　５ｔａｔ＠）Ｊラッチ５０によって与えられる状態
信号が許可的ならはＡＮＤ回路２７は反転回路２９によ
って与えられる信号に応答する。従ってＡＮＤ回路２７
は、アクセスの資求がこの局に係属していて（ランチ３
０がセット条件にある）、且つアクセス制御線のその時
の状態が「ダウン」（反転回路２９の出力が「アップ」
）の時にのみ、比較回路２４の出力によって動作するで
あろう。これらの条件の下でその局はパスへのアクセス
に関し最高の優先順位を有する・ ＡＮＤ回路２７の動作はラッチｓＯ管すセットシ、シン
グル・ショット回路３２４Ｃ制御１ノくパスを発生させ
る。このパルスは現在のサイクル時間セ、グメントの持
続時間の閲付勢状態にある。このノ（パスはアクセス制
御線９′ｆ：経て他の局に転送され、−それらの局のＡ
ＮＤ回路２７の対応物を減勢し、それｋよってこの局の
優先＊′ｔ−決定する。この）くパスの後縁社パス使用
の次のサイクル時間セグメントの始まる時アクセス制御
ラッチ３６をセットするために使われる。分離ダイオー
ド３４は他の局で発生した制御パルスによってラッチ５
６がセットされる事を防止する。セット状態でラッチ３
６は、データ及びアドレス情報が（現在の）当該局から
バス６へ次のサイクル時間セグメントの間に転送される
事を許可するためにデータ出力ゲート５８ｔ−付勢する
。アドレス情報は発信局及び宛先局の両者を表示する事
が好ましい。又セット状態でラッチ５６はＡＮＤ回路４
０を部分的に付勢し、それによって先程の次のサイクル
時間セグメント・の終了時にりセット・パルスが回路２
０からラッチ、５６へ転送される事を許可する。

全加入局から成るシステムに関し前述の動作を考察する
と、アクセス・タイムアウト・カウンタ２１等及び比較
回路２４等は全ての局で周期的に動作し、レジスタ２３
等ＫＦされたそれぞれの局アクセス優先願位数によって
決定される時間に一致の表示を与える。バスへのアクセ
ｘＹｒｌｌ求する局（即ちラッチ３０等がセット状ＭＩ
Ｋある局）において５ＡＮＤ回路２７等で表埃される１
理は、それぞれの比較一致が得られた時バス６がアクセ
ス可能かどうか（ｊｌｌＪちアクセス制御＠９の現在の
状態が許可的か否か）を決定するように動作する。

これらの条件が最初に満ｔされた局は次のサイクル時間
セグメントにおいてバ懺６を排他的に使用すゐ優先権を
得、アクセス制御ｍ９にパルスを印加する事によってこ
の事を他の局へ知らせる。（それによって他の局がその
サイクルにアクセス優先条件食潰たす事ｔｍ止する。）
他の局は次のサイクルにアクセスを求めて競争する適格
性管保持していて（それぞれのラッチ３０等社セット状
態にある）、前述の・アクセス競争過程が次のす゛イク
ルで繰り返される。−男前のサイクルで優先権を得た局
はバスを使ってデータを転送している。

カウンタ２１の計数のタイｉングは加入局の数、基本サ
イクル時間セグメントの持続時間及び局間の信号遅延に
よって決定される。システムの各局に関して特有の計数
値−散状ａか存在しなければならず、そして（任意の局
で発生したアクセス制御信号が、１９下位の優先鵬位の
局の計数ｍが一致の生じるであろう値に変化し得る以前
に、他の全部の局に到達する事管保証するために）連続
した計数ステップ間の間隔は＠９上のアクセス制御信号
のｌ１ｋＩ＆の場合の伝搬遅延よシも長くなければなら
ない。　゛ 受信処理が＃！３図に示されている。バス６で転送され
た情報は「データ」及び関連した「アドレス」清報から
成っている。アドレス情報は関係データの宛先局及び発
信局管示す。宛先アドレスは最初に到着し〜各局の比較
回路５０で七の局のアドレスを示す局麿別情報５２と比
較される。もし一致が検出されると、それに伴なうデー
タはそれぞれの局でさらに受信処理を行なうために入カ
ゲ−）５３’ｉ通される。１１１５図に示されるように
データ及び宛先アドレスが並列に転送されるならば、比
較回路５０が動作を完了するための時間を与えるように
データ受信は参照数字５４で示される過ａ′ｆｔ受けて
もよい。

宛先−歇が検出ばれると、回路５ｏは局バッファ回路５
５に到来アドレス情報の発信アドレス成分を貯蔵させる
。この成分はぴ照数字５６で示されるように宛先アドレ
ス成分に後続してもよい。

貯蔵された発信アドレスは、発信局への任意の応答通信
の宛先アドレスとして使用するためにバス５７に供給さ
れる・又発信局及び宛先局がシステムに適当な接続連関
を有している事を確かめるために貯蔵された発信アドレ
スは回路５８で検査される。そのよりな＊ａ連関は、発
信局によって与えられたデータの「最初のサイクル」中
の情報によっである輪は「管理」局からの「データ」通
信によって、データ一応答通信シーケンスに先立って確
立されてもよい。

前述のシステムにおいて関連したデータ及び応答通信は
明らかな理由によジインターロックされる。これらの通
信は同一の物理的バスに収容できるが、そうすれば局が
両方の型の通信に関してバスにアクセスするため競争す
る事が必要となるであろう、そうするとアクセス−争活
動が許容できない程ｆｉｃＩ！ｉ−割合で生じ、これは
低め優先順位の局に好ましくないであろう。そしてそれ
はインターロックの手順及び−理を複雑にし比であろう
。

前述のインターロックにより、データ転送のサイクルを
開始するアクセス優先権を俸た局は、関係した応答が戻
って来るまで他のサイクル時間七グメントへのアクセス
のための競争をする事が不適格にされて吃よい。これは
宛先局が関係のあるデータ発信局でのアクセス競争活動
の速度を制御する事を可能にし、従って高い優先順位の
データ発信局が準備のできていない又は前に占められた
又は間違って宛てられ次局に関してデータを送るために
多数の連続したパス・サイクルを使用するのが不可能で
ある事を保証する。

データ及び応答通信のよシ効果的なインターロックを可
能和するシステムが８ｇ４図〜第８図を参照して以下貌
明される。第４図は別々のデータ部分６０及び応答部分
６２を有するパスを示す、これらはサイクル・クロック
＃Ｉ６４上のクロック信号によって定められたサイクル
時間セグメント中ＶｃＩ！１時に使われる。データ・ア
クセス制御線６６はデータ・パス部分６０へのアクセス
を決定するために使われる。応答アクセス制御１１１６
Ｂは応答パス部分６２へのアクセスを決定するために使
われる・ データ・パス部分６０は関連し几アドレス及びデータ情
報管並列に伝えるために細部分６α１（データ・アドレ
ス用）及び６α２（データ用）から構成されている。一
応答部分６２は同様に関連したアドレー及び応答情報を
それぞれ並列に伝えるたｔＩ／ｃ副部分６２．１及び６
２．２から構成されてｉる。以前と同様各アドレス情報
は順次に転送される宛先アドレス及び発信アドレス成分
から出来ている。

図のデータ・バス副部分６α２は１６本の線から構成さ
れる。１８０ナノ秒のサイクル時間及び１サイクルａｌ
）２データ・ビットという（各データ・パス線の）転送
運［１−用いた典型的な応用例では、パスは１サイクル
当９４）（イト（５２ビツト）あるいは１秒当！７２．
２３Ｘ１０’ノ（イトの総計速度でデータを処理するで
あろう、。

各アドレス・バス副部分６α１及び６２．１は６本の線
から成シ、各細部分は１サイクル当り２バイトのアドレ
ス情報を収容できる。その１バイトは細部分６α２及び
６２．２上の情報の宛先を示し１他のバイトはその情報
の発信局を示す。

応答バス副部分６２．２は１本又は２本の（図では２本
の）線から成シ、各層は１サイクル当９２ビツトの応答
情報を与える。これら２ビツトは４つの応答状態を表示
するのに使用できる。このシステムはこれらの状態のう
ち３つを使用する。その１つは「正しい転送」を表示し
、２番目は「不適切な受信」（再伝送が必要＞１表示し
、３番目のもの轄「宛先表示の間違い」を表示する。

第５図及び菖６図は、第４図に示されたパス構成に関す
るデータ転送及び応答転送機能のタイミングを示す、任
意の局（例えば局「Ｘ」）が後述する手段によ〕、その
局が次のデータ転送の１つのサイクルにつき優先権を持
つ事を決定した時、その局はデータ・アクセス制御＠６
６（第４図）に制御信号７１ｆ：与え、次のサイクルに
関連したアドレス及びデータ情報７３をデータ・パス６
０の細部分６α１及び６α２に送る。アドレス情報は関
連したデータ情報の宛先（至）及び発信局Ｏｏを順に表
示する。宛先アドレスは、宛先局が初期のデータ受取プ
処理を開始できるようにし、それによって各局で要求さ
れる受取）バッファ記憶容量の大きさを緩和するために
１最初・に転送される・宛先局間はデータ及びデータ・
アドレス情報を堂増シ、それに関する応答を用意する。

応答が（何サイクルか後Ｋ）・用意されると、この局は
応答パス６２（第４図）Ｋ７アクセス襞求を通知する・
その局の優先権が確立されると、局Ｙは応答アクセス制
御＠６８に信号７５に１送る。次のサイクルに局Ｙはパ
ス副部分６２．１及び６２．２に局Ｘへの応答ブトレス
及び応答情報７７を送る。応答アドレスは宛先表示（３
）及びそれに続く発信局表示（至）から成る。応答ビッ
トの１０は了承を、０１は再伝送を、１１社宛先間違１
ｎｉ意味する。

第６図は、任意の局Ｘがデータ・パスの使用に関する優
先権をサイクル８１で得た時データ・バスは同時に他の
局■からのデータによって占められており、応答アクセ
ス制御線及び応答バスも他の局（Ｕ及びＶ）の信号によ
って同時に占められている事を示している。

第７図は前記のバス構成への局所アクセスを決定するた
めの典型的な局における論理回路構成を示す。バス４Ｉ
要素６４から受権られたサイクル・クロック・パルスは
、パルス発生回路１００を動作させ局所針数タイミング
発生器１０２及び局所カウンタ１０４ヘヤイクル開始パ
ルスを供給させる。カウンタ１０４は計数タイミング発
生器１０２０出力によって歩進され、その計数値はディ
ジ゛タル比較回路１０８によってレジスタ１０６内の局
所アク七ス優先順位数と比較される。一致が検出される
と、カウンタ１０４の歩進はとのサイクルの残部間停止
され、論理回路１１０及び１１２が以後の動作をｉなう
。（優先順位を変匿するための）レジスタ１０６への外
部アクセスはｍ１０＆１で示される。

論理回路１１０は、データ・バス部分−〇（第４図）に
関するアクセス優先権を決定するためにアクセス制御線
６φに関係して動作する。論理回路１１２は、応答バス
部分６２に関するアクセス優先権を決定するためにアク
セス制御６６ｓに関係して動作する。

論理回路１１０において「データ要求」ラッチ１１４は
この局がデータ・バス部分６０へ転送すべきデータを持
つ時セット′され、アクセス優先権がこの局において確
立された時リセットされる。

「応答予定」ラッチ１１６はこの局がデータ転送のサイ
クルに関する優先権を取得した時セットされへ宛先局か
らの応答管受は取った時リセ゛ントされる０反転回路１
１８はアクセス制御線６６の状態の補償ｉＹｒ出力する
・ＡＮＤ回路１２０はラツ゛チ１１４のセット出力、ラ
ッチ１１６のりセット出力及び反転回路１１８の出力に
よって制御され６゜従っ１、そ。局氷伝門。皐備。アき
えデー。

を有しｉラッチ１１４がセットされて匹る）、以前のデ
ータ伝送のサイクルに対する応答管待っていす（ラッチ
１１６がリセットされている）、そして反転回路１１８
のその時の状ｌＩＫよって表示されるように他の競争関
係にある全ての局に対して（す゛なわち最初の２つの条
件を満足する全ての局に対して）優先順位を持つならば
その時に限シ、比較回路１０８によって作られた比較一
致表示は局所優先権の表示としてＡＮＤ回路１２０ｔＡ
通するであろう。

ＡＮＤ回路１２０の付勢は、次のサイクルＩ／ｃおいて
バス部分６０にデータを転送するための優先権を得る事
及びそのような優先権管現在のサイクルの残部間に制御
線６６を介して他の局へ通知する１ｌｌＩ４１！：つｉ
てのこの局の条件を完成させる。ＡＮＤ回路１２０が付
勢されると、ラッチ１１４がリセットされ、ラッチ１１
６がセットされ、そしてパルス発生回路１２２が現在の
サイクルの残部間に優先権を得た事を示すパルスを発生
させられる。

このパルスは又状のサイクルにバス部分６０へのデータ
及びデータ・アドレス情報管ゲートするための回路（図
示せず）を付勢するために＠１２５に供給される。線６
６に転送されたパルスは下位の優先順位の局が次のサイ
クルのデータ転送の優先権を得る事ｔｍ止するのに役立
つ。

同様の動作が論理回路１１２、アクセス制御ｌ１１ｉ！
６８及びバス部分６２に関して実行される。論理回路１
１２において「応答作動可能」ラッチ１２４はこの局が
前に受は取ったデータ通信に関する応答の送信単備がで
きた時セットされ、次のサイクルに応答を送るために応
答パス部分６２ｔ−使用するため制御ｍ６ＢＫ関して優
先権がこの局に得られた時りセットされる。セット状＠
ｌｆｃある時ラッチ１２４はＡＮＩ＞回路１２５會付勢
する。ＡＮＤ回路１２５への他の入力は、比較回路１０
８の出力、第８図を参照して以下貌明するデータ受信ラ
ッチの出力ヲ＠塊する「データ受信」信号及び応答アク
セス制御＠６８の状態の補信号を表わす反転回路１２６
の出力である。従ってこの局が以前に受は取ったデータ
通信のサイクルに関して送るべき用意のできた応答を有
し１この局が次のサイクルに応答パス部分を使用する優
先順位を埃在有してｉるならばその時Ｉ／ｃ限９、ＡＮ
Ｄ回路１２５は比較回路１０８の比較−散出力を通過さ
せるように条件付けられる。

ＡＮＤ回路１２５の出力はラッチ１２４ｔ−リセットし
１パルス発生回路１２８を付勢してパルス管発生させる
。このパルスは現在のアクセス決定サイクルの終了時に
終端する。このパルスは、（この局における応答アク七
ス優先権を示すためＫ）ｌＩｓ１！ｉＱ及び応答アクセ
ス制御線６８を経て他の局へ転送され、また次のサイク
ルでバス部分６２Ｉ／ｃ応答を転送するために９１５２
を経て応答出方ゲート回路（図示せず）Ｋ供給される。

簗１図は典型的な局のデータ及び応答受信の論理回路を
示す。応答の予定がない（これはラッチ１１６ＯＮ−□
Ｔ　　ＤＵＥ出力で示される）各サイクルにおいて、デ
ータ・アドレスの宛先成分はパＸ１１１１１Ｓ分６（Ｌ
ｌｄ−らＡＮＤゲート１５ｏ及びＯＲ回路（又はＩｉＩ
！続点）１５２ｔ−経てディジタル比較回路１５４に送
られ、レジスタ１５６中のその局に割〕当てられたアド
レスと比較される。応答の予定がある各サイクルにおい
て、応答アドレス信号の宛先成分はパス副部分６２．１
からＡＮＤゲート１５８及びＯＲ回路１５２を経て比較
口＃１１１５４に送られその局のアドレスと比較される
。データ・アドレス及び応答アドレスの宛先成分の検出
のために比較回路１５４をそのように２重に使用する事
は、各局で時間について排他的にこれらの信号管処理す
る可能性に基づいて容易に予想できる。そのような処理
が不可能なシステムでは別々の比較回路を使ってもよい
、しかし一般にそのような分割使用から生じる主要な潜
在的予備は第９図の説明で後に述べる方法でより単純に
扱われる・（この局によって発信された以前のデータ通
信への）応答の予定がない各サイクルにおいて、比較回
路１５４で一致が検出されると、ＡＮＤ回路１６０が付
勢含れラッチ１６２をセットし、それＫよってＡＮＤ回
路１２５（第７図＞１条件付ける「データ受信」信号を
供給する。応答の予定があり且つ比較回路１５４で−゛
敦が検出されたサイクルにおいてはＡＮＤ回路１６４が
付勢されう・フチ１，６６１セツトし、それによってラ
ッチ１１６（第７図）　ｔ−１７セツトする「応答受信
」信号を供給する− 「データ受信」状態がラッチ１６２で示されている各サ
イクルにおｈて、ＡＮＤ回路１６８はバス副部分６（Ｌ
１４Ｃ送られて来るアドレスの後続する発信局成分全論
理回路１７０に通過させるための並列ゲートとして動作
する。論理回路１７０は発信アドレス情報ｔ−（バッフ
ァ・レジスタ中Ｋ）保持し、保持されたアドレスとこの
局のアドレスとの間の適当な発信−１宛先連関管確め、
そしてパス副部分６ＣＬ２で送られて来たデータに関し
て用意さ・れる応答の宛先アドレス成分管作成する几め
ｋその保持されたアドレスを使用する。同じサイクルに
ＡＮＤ回路１７２はパス副部分６ａ２から到来した関連
データを処理回路１７４に通過させるｔめの並列ゲート
として動作する。処ｊ１１回路１７４＃ｉ、データを保
持し、もし適当なら正しい受信を確認し、現サイクルの
終了時又はそれに先立ッテラツチ１６２ｔリセットし、
回路１７０と協働して応答を用意し、そのような応答が
回路１７ＯＫ示される発信局へ伝送できる時ラッチ−１
２４（１１１７図）ｔセットし、そしてその情報内容に
従ってさらにデータの処理を行なう０回路１７０及び１
７４によって実行される処理機能の詳細は本発明に無関
係であり、従って説明が不明瞭になる可能性管避ける几
めに省略した。

「応答受信」状態がラッチ１６６のセット状態によって
示されている各サイクルで、ｈＮＤＵＪＪ＃５１７６は
パス副部分６２１からの発信局アドレス信号管処理回路
１７８へ通過させる並列ゲートとして動作する。処理回
路１７８は、この応答に関する適当な発信−宛先連関を
確認し、このサイクルの終了時又はそれに先立ってラッ
チ１６６′ｆｔリセツトし、そして応答の情報内容によ
って許可される時データをさらに伝送もしくは再伝送す
る準備をする。「応答受信」信号が付勢されているサイ
クルの間、バス副部分６２．２に示された応答信号（２
ビツト）は２つのＡＮＤ回路１８０を通過し処理回路１
８２で記憶及び解読がなされる。屯し応答がその応答を
発信した宛先の局で関條データを正しく受は嘲った事を
示したならば、回路１７８Ｆｉ、局がパス部分６０への
アクセスを次に得る時局が新しいデータ管転送する事を
許可するように回路１８２によって珈備される。もし応
答信号が以前のデータ通信の不適切な受信やアドレスの
間違い管表示したならば、パス部分６０へのアクセスが
次に得られた時、回路１７Ｂは必Ｉ！に応じて宛先経路
指定を改めて再伝送するため以前に伝導したデータ管用
意する０回路１７８及び１８２の詳細は、ラッチ１６．
６￥ｒリセツトするのに必要なｍ続に関しては明白であ
り、上記の他の機能ＫＭ）、しては゛本発明に無関係で
あるとして、省略し。

た・ 第９図は、データ・パス部分６０への局所アクセスを決
定するための第７図の論理回路１１０が、以前のデータ
通信に対する期限超過の応答による局所データ出力阻害
から回復するｔめにい゛かに改められるかを示す。ラッ
チ１１６がセットされた時（菖７図参照）ＡＮＤ回路１
２０　（＠７図）へのｒＮＯＴ　　ＤＵＥＪ入力信号は
減勢され、それぞれの局がバス部分６０へのアクセスを
得−ル事を妨げる。第９図に示されるようにラッチ１１
６のｒＤＵＥＪ出力はＡＮＤ回路２００を介してタイム
アウト・カウンタ２０２の歩進入力へのサイクル・クロ
ック・パルス（又は他の低速タイミング信号）ｔゲート
するために使用できる。このカウンタ２０２はｒＤＵＥ
ｊ信号の前縁の遷移によ〕リセットされ、その計数値は
ＪＤＵＥＪ信号が終端するまでそのリセット値から歩進
される。もしタイムアウト・カウンタが通信のエラーを
示す所定の値に到達すると、［応答期限超過’Ｊ゛信号
が線２０６に生じ、該信号はラッチ１１６へのリセット
入力としてＯＲ回路２０８を経て加えられる。

これは効果的にｒ　ＤＵ　Ｉ　Ｊ信号を終増させアクセ
ス制御ＡＮＤ回路１２０（第７図）全解禁する。

又期限超過表示は通信エラーの「チェック」表示信号と
して１ＩＩ２１０を経て局診断回路（図示せず）に供給
できる・ 第１０図は１１７図の局Ｘの論理回路１１０が複数のデ
ータ出力サブチャネルＸ１、ｘ２・・・・・・Ｋサービ
スするためＫどのように改められるかｔ示す内容出力サ
ブチャネルＸｎ　（ｎ＝１．２、・・・・）は、それぞ
れの要求ラッチ１１４．ｎ（第７−のラッチ１１４に対
応）、「応答予定」状況ラッチ１１＆ｎ（第７図のラッ
チ１１６に対応）及びアクセスＡＮＤゲート１２ａｎ（
第７図のＡＮＤ回路１２０！ＩＣ＊１応）ゲート１２α
ｎは、比較回路１０８（第７ＷＪ）及び反転回Ｎ１１８
（第７図）の出力及びそれぞれラッチ１１４ｎ及び１１
＆ａの出力状ｓＫよって条件付けられ、従ってそれぞれ
のサブチャネルに関するデータ出力は、サブチャネルか
付勢され、応答を待つ状９になく、そして局Ｘが他局に
対して優先順位管有している時に、許される・ 第１１図は第７図と共に、処理局Ｙへの１割込みモード
通信に関する局Ｘでのアクセス競争の制限を説明する。

但し局Ｙは割込みモード及び「通常」モード＃／ｃおい
て通信を受は取る事ができる。割込みモードにおいて局
Ｙのプログラムはそれが「通常」モードにない限〕割込
みを受ける。さらに、局Ｙが多数の優ｆ０．ＩＩｉ位レ
ベルの割込みをｉ容できる事、局Ｙから局Ｘへの通信が
局ＸＫ関する制御指令か又は局ＸＫよって処理されるべ
き他の情報かを明確に区別できる事、及び局Ｘがら局Ｙ
への通信が割込みモードの通信か通常モードの通信かを
区別できる事を仮定する。

局Ｙとの割込みモード通信に関する局Ｘの現時点の優先
順位ＸＰはレジスタ５００に示される。

簡単のため忙この優先順位は２ビツトのディジタルに符
号化された数として図示されているが、明らかにそれ以
外のビ・ント数を使うとと′−もてきる。

ｘＰの値は局Ｙからの制御指令通信によって前吃って確
立される。この値は第７図のレジスタ１０６１ｆＣ示さ
れるこの局のパス・アクセス優先順位と異なっていても
よい。

局Ｙは参照番号３０２で示されるようにゲイジ、タル制
御信号Ｔ及びＭも供給する。信号Ｔはレジスタ５００に
示す事のできる数値の範囲に関する（２ピツドの）しき
い値パラメータを与え、信号Ｍはその各ビットが局ＹＫ
よって任意にオン又はオフに決定された（４ビツトの）
マスク機能を与える１局Ｘが通信すべき情報を持ってい
る時、論理的減算回路３０４はＸＰＹｔＴと比較し、も
しＸＰがＴＫ等しいか又は太き偽ならば線３０６に付勢
信号を発生する。線５０６の信号は４つのＡＮＤ回路３
０７〜３１０を部分的に条件付ける。又ＸＰは解読回路
３１２にも加えられる。解読回路は４つの互いに排他的
な出力３１４〜３１７を持ち、それらはＡＮＤ回路５０
７〜３１００入力にそわぞれ接続される。マスクＭのビ
ットはそれぞ、　　れＡＮＤ回路３０７〜３１０に接続
される・ＡＮＤ回Ｎ３０７〜３１０はさらに信号「宛先
−ＹＪ及び「モード−割込み」によって条件付けられる
。

局Ｘが送るデータを持ち（１１７図のデータ要求ラッチ
１１４がセット状態）、宛先アドレスがＹの時、「宛先
−ＹＪ倍信号付勢される。もしこのデータが割込みモニ
ドにおいて伝えられるべきならば「モード＝割込み」信
号が付勢される。もしこれらの条件が満たされ、ＸＰが
ＴＫ等しいか又はそれよ〕大きい（Ａｌ１０６が付勢さ
れる）ならば、總３１４〜３１７の１つに関係したＡＮ
Ｄ回路３０７〜３１０の１つが、その線がＭ信号のうち
付勢されたものに対応する位置にある時にのみ、出カバ
ｎ−スｔ−ＯＲ回路３２０へ送る。これらＡＮＤ回路の
１つが動作する時、ＯＲ回路６２０の「割込み許容」出
力はアクセス制御論理回路１１０（「割込み許容」信号
の余分の入力を除けば第７図に示される論理回路１１０
と同一）中のアクセス制御ＡＮＤ回路１２０′ｆｔ条件
付ける。

従って、屯し全部のＡＮＤ回路３０７〜３１０に共通に
加見られる条件が同時に満足され、そして解読回路３１
２の個々の「局Ｘの優先順位」出力に関してマスクＭＯ
関連するビットが許可的ならば、アクセス・ゲート１２
０はアクセス制御線６６（第７図）ｋ関して動作する事
が許可され、そして以前に説明したアクセス優先順位比
較−散が生じ且つ局Ｘがその時最高のパス・アクセス優
先順位を持つ時局Ｘへのパス・アクセスを与える・共通
の条件が成立していてもマスクＭの関連するビットが許
可的でないならば、又はＸＰがしきい値Ｔよりも小さい
ならば、ＯＲ回路３２０の出力はＡＮＤ回路１２０を系
止し局Ｘはノくス・アクセスを阻止されるであろう。

もし宛先がＹ以外の局ならばＯＲ回路５２０への入力５
２２が付勢される。もし宛先がＹでも企゛てられた通信
のモードが割込み以外のものの場合人力５２４が付勢さ
れる。従ってこれら２つのい　−ずれの場合でもゲート
１２０はパラメータＸＰ１Ｔ及びＭと独立Ｋ（すなわち
第７図のようＫ）動作する・

【図面の簡単な説明】

［１図は本発明のシステムのブロック図、第２図は１つ
の局の論理回路の説明図、第３図はシステムを通じて転
送され几データを。 受は取るための局の装置の説明図、 鎮４図は本発明の一態様に従ってインターロックされた
データ及び応答通信の分散制御を行なう、のに有用なバ
ス構成を示す図、 第５図は譲４図に示されたパスに関して実行さ。 れるアクセス制御、データ及び応答信号のタイずング関
係の説明図、 第６図は第５図に示されたタイミング関係がいくつか存
在する様子の説明図、 鮪７図は第４図に示されたパスへの局所出力アクセスを
制御するための典型的な局における論理回路を示す図、 第８図は第５図〜第７図で特徴付けられるデータ及び応
答情報を受は権るための局の装置を丞す図、 第９図は第７図の論理回路１１０を応答期間超過による
妨害から自動的忙回復するようｋする方法を示す図、 Ａｌ１０図は第７図の論理回路１１０をデータ出力通信
の多数のサブチャネルにサービスするようｋする一方法
管示す図、 第１１８！ｉｉはデータ処理局への割込み通信に関する
アクセスを制限するように改められた第７図の論理回路
１１０の説明図である・ １〜５・・・・データ送受信局、６・・・・パス、７・
・・・クロック装置、８・・・・クロック分配線、９・
・・・アクセス制御線、２０・・・・シングル・ショッ
ト回路、２１・・・・カウンタ、２２・・・・局所タイ
ミング発生源、２３・自・レジスタ、２４・・・・比較
回路、２７・・・・ムＮＤ回路、２９・・・・反転回路
、３ｏ・・、・要求状態ラッチ、３２・・・・シングル
・ショット回路、３４・・・・ダイオード、３６・・・
・アクセス制御ラッチ、３８・・・・データ出力ゲート
、４ｏ・・・・ＡＮｆ）回路。 出　１１　人　インターｔショナＩ、・ビジネス・マシ
ｉンズ・コ１〆レーション復代理人　弁理士　　徳　　
　１）　　信　　　彌第５図 第６図 １ サイ丙し　　１−２（−り一一一上−−−−−−−−−
’ＩＩＪひ゛　　　　　　　　　　　　　　　　　　　
　　　　　　　　−一−ｅ二ｊ２ＺＬｉｉＪＺ！Ｌ５′
８アドレス　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　・・　　　・。

Claims (2)

【特許請求の範囲】
1. （１）　　時分割きれたバスを経て多数の局の間で情報
   が転送される情報処理システムにおいて、上記間。 が上記バスへのアクセスを競争的に自己決定する事をｏ
   Ｊ能にする分散アクセス制−システムであって、。 下記局間で情報を転送するために上記バス全使用できる
   周期的に繰り返す期間を定め石だめの手段と、 上記各々の局が他局に情報を転送するために上記バスを
   使用するための上記間の優先順位ヲ示す、各局に設けら
   れた手段と、 上記期間におけるバスの使用権を、該期間に先立って、
   上記バスへのアクセスを安水している局の中で最高の優
   先順位ヲ持つものに与えるように、各局において同時的
   に動作する手段と、データを送出した局において、該デ
   ータに対する応答？受は取るまでは、核間に、パス使用
   権を割シ当てる事を制限する手段とを含む分散アクセス
   制御システム。
2. （２）上記優先順位が可変であるよ・うな特許請求の範
   囲第（１）項記載のシステム。