JPS5831636A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPS5831636A
JPS5831636A JP57104657A JP10465782A JPS5831636A JP S5831636 A JPS5831636 A JP S5831636A JP 57104657 A JP57104657 A JP 57104657A JP 10465782 A JP10465782 A JP 10465782A JP S5831636 A JPS5831636 A JP S5831636A
Authority
JP
Japan
Prior art keywords
bus
devices
requests
request
transmission right
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57104657A
Other languages
English (en)
Other versions
JPH038143B2 (ja
Inventor
ジヨン・レズリ−・ベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burroughs Corp filed Critical Burroughs Corp
Publication of JPS5831636A publication Critical patent/JPS5831636A/ja
Publication of JPH038143B2 publication Critical patent/JPH038143B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/378Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、複数の装置が時分割された態様でメツセー
ジを送る時分割されたデータバスを有するデータ処理シ
ステムに関し、かつより特定的には、その装置のいくつ
かが同時にバスを用いることを要求するとき、そのバス
が時分割されるシーケンスを解決するための制御回路に
関する。
この発明を考察するために、第1図およびIF12八図
なへし第2C図を参照し、そこには先行技術の時分割さ
れたデータバスを組入れた1つのデータ処理システムと
ぞの動作が示される。第1@のシステムにおいて、(@
1FIAないし装@NAと示された)第1の複数のN個
装置が、(バスAと示された)第1の時分割されたデー
タバスに接続し、かつ(装置1Bないし装置1MBと示
された)第2の複数のM個の@筺が、(バスBと示され
た)第2の時分割されたデータバスに接続する。
これらの装置は、時分割された態様で接続されたそれぞ
れのバスを介して相互にメツセージを送る。また、バス
B上の1番目の装置(装置1B>は、バスAおよびバス
8の両方に接続し、かつそれは、バスA上の装置からメ
ツセージを受けかつバスB上の装置にこれらのメツセー
ジを送るように動作する。
第1図にお・けるこの装置の各々の正確な構成は、この
発明には重要ではないことを指摘する。すなわち、第1
図における装置は、たとえばテープおよびディスクなら
びにカード読取機およびプリンタのように、広範囲で多
種なデータブOセサおよび周辺装置の任意の組合せであ
ってよい。しかしながら、この発明に関して重要なこと
は、その装置がそれらそれぞれのバスへのアクセスを与
えられるIIIであり、かついくつかの装置が同時に1
つのバスを用いることを要求するときどのようにその衝
突を解決するかということである。
先行技術において、このバスの衝突の同題は、第1図に
おいて示されるような各バスに加えてバス制御器(BL
JS  CNT’L)を設けることによりしばしば処理
された。各装置は、送信権要求信号をそのバス制御器に
送ることによりバスを用いることを要求し、かつそのバ
ス制御器は順次、そのバスがその使用のために利用でき
るということを示す信号をそれらの要求中の装置のうち
の1つに送り戻した。その1つの*Wを選択するために
、そのバス上のそのすべての装置は、(たとえば、妓冒
1Aが、最も高い優先権を有し、かつ装置f2Aが次に
高い優先権を有し、等々のような)予め割当てられた優
先権で要求する−そして、そのバス制御器は、最も高い
優先権で要求する1つの@胃にバスを与える。
第2A図は、上述したバス制wIiの動作のシーケンス
を示す、その図は、水平軸上に“時開”をとり、一方の
垂直軸上に“要求中の装置”をとり、かつ他方の垂直軸
上に“バスが与えられた@置”をとる2つのグラフを含
む。また、その水平軸上の時間は、CYI、CY2.・
・・などと表示された周期に分割される。
周期1の図に、@W1.2およびNは□、同じバス(た
とえば、バスA)を要求してい葛ように示される。この
要求中の装置のうちで、装置1は、最も高い優先権を有
しており、そのため周期2の間にそれにはバスが与えら
れる。それから、周期2の回に、装置2およびNは再び
、そのバスを要求する。III2およびNの間には、骸
H2が鏝も高い優先権を有しており、そのためそれは、
mll3のmにそのバスの使用を認められる。それから
、周期3の閤に、装置14および7は、前もって要求中
の装置Nとともにそのバスを要求し始める。装置4は、
前の周期3の園に銀も^い要求中の骸■であるから、周
期4の−にバスが与えられる。装置17は、それが前の
周期4の間に最も高い優先権の要求中の装置であるから
、周期5の閤にバスを与えられる。
この12A図のシーケンスから、最も舒い優先権の装置
Nは、バスを要求し続けるが、しかしそれは決してバス
を使用することができないということがわかるであろう
。これは、より高い優先権の装置が、同時にバスを求め
ているからである。
結果的に、装置Nは、無期限の時−期間の閤、バスを用
いることができなく、それは結局、その装置におけるデ
ータバッファを“オーバフロー”および/または“アン
ダーフロー”するようにする。
この“用いることができない”という同一は、バスの使
用を同時に要求する装置のすべての“スナップショット
”をとり、かつその後送信権要求がスナップショットに
あるこれらの装置にバスの使用を許可するようにバス制
御器を修正することによって先行技術において解決され
てきた。たとえば、5つの興なる装置が、1つのサイク
ルの閤に、バスの使用を同時に要求したと仮定する。こ
の場合、そのバス制御器は、これら5個の装置に次の5
つの周期を割当てるであろうし、もしこれらの5つの周
期の園に別の装置がバスを要求したならば、それらは無
視されるであろう。それから、その5つの周′期が過ぎ
去った後、バス制御器は、新しいスナップショットをと
り、かつその処理は繰返されるであろう。
この“スナップショット”機構は、上述の第2A図の“
用いることができない”という同一を解決するが、しか
しそれはまた、第2B図および第2C図において説明さ
れる新しい2つの同一を生ずる。第2B図は、低い優先
権の装置が、もはやバスを無期限に用いることができな
い一方で、それはなお、2(N−1)サイクルはどの閣
バスから一時的に“ロックアウト”され得るということ
を示す。さらに、第2C図は、バス上の最も^い優先権
の装置でさえも、(N−1)サイクルはどの閤そのバス
から今ロックアウトされ得るということを示す。結果的
に、オーバフローおよびアンダー70−は、低い優先権
および^い優先権の装置が、これらのロックアウトされ
た周期の閤にこれらの動作を続けるのに充分なバッファ
リングを含んでいないならば、それらの両方において生
ずるであろう。
今、第2B図のシーケンスを詳細に考察する。
このシーケンスにおいて、装置2N以外のすべての装置
が、周期1の間にバスの使用を要求し、かつこれらの要
求中の装置のスナップショットがとられる。それから周
期2において、装置Nは、バスの使用を望むが、しかし
その送信権要求は、前のスナップショットのために(丸
で囲まれたNにより示されるように)バス@−器により
無視される。
すなわち、周期2.3.・・・Nは、周期1の閾にバス
の使用を要求したこれらのN−1個の装置に既に割当て
られている。
その慢、周期Nの間に、新しいスナップショットがとら
れる。このとき、装置Nに加えてその装置のすべてが、
バスの使用を要求していると仮定する。そのとき、周期
N+1ないし2Nは、第5のスナップショットにおける
それらの送信権要求を有する装置に割当てられるであろ
う、そして、装置Nは、それが最も低い優先権を有して
いるので、周期2Nが割当てられるであろう、このよう
に、合計2(N−1)周期は、装置Nが最初にバスの使
用を望んだときと、それが実際にバスの使用を得たとき
との腸に生ずる。
次に、最も高い優先権の装置1のための最も大きなロッ
クアウトシーケンスである第2c図のシーケンスを詳細
に考察する。そこでは、装置l11以外のすべての装置
が、第1の周期の鵬にバスの使 ・用を要求し、かつこ
れらのピットのスナップショットが、バス制VSにより
とられる。それから、周期2の−に、装置1は、バスの
使用を望むが、しかし周期2ないしNは、前のスナップ
ショットにおいて記憶された送信権襲求のこれらの装置
に既に割当てられているので不可能である。これに続い
て、周期Nの藺に、新しいスナップショットがとられ、
かつ最も高い優先権の装置である装置1は、次の周期で
そのバスを与えられるであろう。
しかし、合計(N−1)周期が、1ill11が最初に
バスを得ようと望んだときとそれが実際にバスを得たと
きとの間に生ずる。
第2A図、第2B図および第2C図とともに上述したこ
れらの問題は、第1図のデュアルバスシステムと同様に
シングルパスシステムにおいても生ずる。しかし、デュ
アルバスシステムにおいては、それらは、さらに別の問
題をも引起こす。このデュアルバスの問題を理解するた
めに、バスA上の装置が、装置IBを介してバスB上の
別の装置にメツセージを送る場合を考察する。その別の
装置のすべてにおけるロックアウト時間を最小化するた
めにどんな優先権の装置1BがバスB上に与えられるべ
きであるかに関する問題が生ずる。
たとえば、装置1BがバスBに関して最も^い優先権が
与えられると仮定する。この場合、バスAに関する高い
優先権の装置からのメツセージが、バスBに関するそれ
らの高い優先権を保持するであろうし、かつそのためバ
スAに関する最も高い優先権の装置におけるオーバフロ
ー/アンダー70−が最小化されるであろう。しかしな
がら、もしバスAに関するいくつかの低い優先権の装置
はまた。装置1Bを介してバスB上の別の装置にメツセ
ージを送るならば、これらの低い優先権の装置からのメ
ツセージはまた、バスB上の装置からのすべてのメツセ
ージ以上の優先権が与えれるであろう。そのため、バス
8に勇する高い優先権の装置におけるオーバフロー/ア
ンダー70−は、バスBに関する高い優先権の@胃が、
それがバスに与えられる前にバスA&−関する低い優先
権の装置のすべてに対して要求しなければならないので
、増加するであろう。
逆に、装置IBが、バスBに関する低い優先権を割当て
られていると仮定する。この場合、装置1Bを介してバ
スB上の別の装置に進むバスAに関する低い優先権の装
置からのメツセージが、それらの低い優先権を保持する
であろう。そのため、バスBに関する高い優先権の装−
のオーバフロー/アンダースローに対する機会は、最小
化されるであろう。しかしながら、装置■8を介してバ
スB上の装置に進むバスAに関する高い優先権の装置か
らのメツセージもまた、バス8に関して低い優先権を与
えられるであろう。そのため、バス八に圏する^い優先
権の装置において生ずるオーバフロー/アンダー70−
の機会は、非常に増加するであろう。
したがって、この発明の目的は、装置がバスの使用を要
求するシーケンスを制御するために時分割されたバス上
の装置へ組入れるための改良された回路を提供すること
である。
この発明の別の目的は、従来得られなかった態様でバス
の使用を要求する時分割されたデータバス上の改良され
た装置を提供することである。
この発明の別の目的は、バス上の各およびそれぞれの装
置ごとの最も長いロックアウト時間が、先行技術におい
て得られたものよりも小さいような時分11されたバス
に接続された複数の装置を備える改良されたシステムを
提供することである。
この発明のさらに別の目的は、1つの装置が第1のバス
からメツセージを受けかつ第2のバスへそれらを転送す
るように接続されて、それぞれの複数の装置が接続され
る第1および第2のバスを働え、その複数の装置のため
の最も長いロックアウト時−が先行技術以上に減少する
、改良されたデュアルバスシステムを提供することであ
る。
これらおよびその値の目的は、装置がバスの使用を要求
するシーケンスを制御するために時分割されたデータバ
ス上の装置へ組入れるための改良された送信権要求制御
回路を提供することにより達成される。1つの好ましい
実施例において、送信権要求制御回路は、バスを使用す
るための装置からの送信権要求が、形成される最も高い
優先権の送信権要求かどうかを判断する手段と、その送
信権要求が最も高い優先権を有しておりざらに他の装置
がバスを要求していてかつ負けたということの判断に基
づいて、それ自身の送信権要求以外のすべての送信権要
求を記憶する手段と、記憶されたこれらの送信権要求を
有するそれらの装置がその記憶動作に引続いてバスの使
用を得るまで、それ自身の将来の送信権要求を禁止する
手段とを含む。
この発明に従って@成された送信権要求制御回路の1つ
の好ましい実施例が詳細に示される第3図を今参照する
。この送信権要求制御回路は、第1図の時分割されたバ
ス上の各およびそれぞれの装置内へ組入れられ、かつ第
1図のバス制御器は、除去されている。
各装置において第3図の回路が行なうことは、どの装置
が最も高い優先権の送信権要求をしているかを判断する
ために時分割されたバス上の装置のすべてからの送信権
要求をモニタすることである。そのバスに対する最も高
い優先権の送信権要求をしている特定の装置における送
信権要求制御回路は、負けている送信権要求の“スナッ
プショット”をとる。すなわち、装置が要求しかつ勝っ
たとき、それは、他の装置が要求しかつ負けたことを記
憶する。スナップショットは、そのバス上の他の装置の
いずれにおいても送信権要求制御回路によりその周期の
閤とられることはない、その後、送信権要求が、そのス
ナップショットにおけるWklIのすべてがそのバスの
使用を許されるまで、要求しかつ勝ったその1つの装置
から禁止される。
言い換えれば、多数の送信権要求者があるバスに閤する
各周期の園に、これらの装置の1つが、他の送信権要求
者のそれ自身のスナップショットをとる。スナップショ
ットがとられる装置は、最も高い優先権の送信権要求を
有する装置である。
このように、1つの装置が一般に最も^い優先権の送信
権要求者であるときにその装置によりとられるスナップ
ショットは、全体として、°別の装置が最も高い優先権
の送信III求者であるときその別の装置によりとられ
るスナップショットとは興なる。
この機構により、1つのバス上のN個の装置を有するシ
ステム上の最も低い優先権の装置のための最も長いロッ
クアウト時間は、2(N−1>周期とは対向してN周期
である。また、そのシステム上の任意の装置のための最
も長いロックアウト時間は、N周期よりも良くはない。
さらに、この発明を組入れたデュアルバスシステムにお
いて、他方のバス゛に関する低い優先権を有する装置を
介してその他方のバスにメツセージを送るーhのバスに
関する高い優先権の装置の最大ロックアウト時間は、2
(N−1)周期からN周期へと減じられる。
第3図の送信権要求制御回路の詳細を今考察すると、こ
こに示される論理のすべてが以下のように示される。参
照番号10−2ないし10−Nは、複数のN−1個のD
タイプのトリガ可−フリップ70ツブを示す。参照番号
11−2ないし11−Nは、合計N−1個の3人力AN
Dゲートを示す。
そして、参照番@12−2ないし12−Nは、合計N−
111の2人力ORゲートを示す。一般に、これらの論
理コンポーネントは、送信権要求制御回路が組入れられ
る特定の装置よりも低い優先権で要求する別の装置から
の送信権要求のすべてを記憶する手段として作動する。
合計N−1個の2人力ORゲートは、第3図の1路にも
含まれる。これらのORゲートの2つは、参照番号20
−2および20−3により示され、一方他のものは、一
連の点々によって示される。
一般に、ANDゲート21と協働するこれらのORゲー
トは、この送信権要求制御論理が組入れられる特定の装
置からの送信権要求が、形成された最も高い優先権の送
信権要求かどうかを判断する手段として作−する。
第3図の送信権要求制御回路にはさらに、単一のトリガ
可能セットリセットフリップフロップ30と2人力AN
Dゲート31とインバータ32とORゲート33とが含
まれる。一般に“、これらのコンポーネントは、記憶さ
れたピットを有するこれらの装置のすべてが、記憶動作
に引続いてそのバスの使用を得るまで、送信権要求制御
論理が組入れられる装置からの将来の送信権要求を禁止
する手段を与える。
また、第3図の回路は、3人力ANDゲート40とバス
ドライバ41と複数の選択可能な導線42−1ないし4
−2−Nとを含む。導線42−1は、もし送信権要求制
御論理がそのシステム上の最も^い優先権の装置内へ組
入れられるべきである場合にのみ取付けられ、導輪42
−2は、送信権要求制御論理がそのシステム上の2醤目
に高い優先権の装置内へ組入れられるべきである場合に
のみ取付けられ、以下同様である。ドライバ41の出力
上の選択可能な導線は、特定の装置が要求するときの優
先権を定め、かつゲート21の入力上の選択可能な導線
は、より高い優先権の送信権要求を有する装置を識別す
る。
2つの別の論理ゲート50および51もまた、第3図の
回路にある。ゲート50は、バスから入来するタイミン
グ信号クロックと送信権要求周期信号BIDCYとをA
ND処理し、かつそのゲ−トからの出力信号は、その立
下がり端縁で7リツプフロツプのすべてをトリガする。
この立下がり端縁は、1つの送信権要求周期の終りを示
し、かつ新しい周期の始まりを示す。インバータ51は
、バスからの開始信号IN1丁をバッファし、それは、
信号INITが真であると7リツプフロツプ10−2な
いし10−Nのすべてをクリアしかつフリップ70ツブ
30をセットする。
今、上述した第3図の論理のシーケンシャル動作を詳細
に考察する。このタイミング図において、信号BIDC
Yが常に真であり、かつしたがってそれは今示されてい
ないと仮定する。言い換えれば、別々の送信権要求ライ
ンおよびデータラインが、存在し、そのためそのバスの
送信権要求が各周期の間に生ずるものと仮定する。しか
しながら、代わりに送信権要求ラインおよびデータライ
ンは、時分′割されてもよく、その場合、第4!lに示
される送信権要求周期は、開隔が隔てられかつデータ周
期でインターリーブされ、さらに信号BIDCYは、そ
の送信権要求周期の−にのみ真であろう。
また、第4図のタイミング図において、合計して6個の
装置が、そのバスを時分割しているものと仮定する。こ
のように、送信権要求信号は、BIDl、8102.・
・・BiO2であり、かつフリップフロップ10−2な
いし10−Nの信号は、2LO8T、3LO8T、・・
・6LO8Tである。
これらの後者の信号は3つの別の信号−YOUWIN、
  SOMEONE  LO3ESおよびENBID−
とともに、それらが5ill!3において生ずるように
示され、その装置は、第3に^い優先権を有する。
周期1の園に、装置1.2および3のすべては、バスを
要求する。これは、それらが、ANDゲート40上の信
号NEED8USを真にすることによってなされる。A
NDゲート40への他の2つの入力もまた真であり、そ
のためそのゲートの出力により、ドライバ41がBIO
信号を送るようにされる。最も高い優先権を有するMi
wllは、その送信権要求を勝ち取り、かつ周期2の晴
にバスが与えられる。装@2および3の両方は、それら
の周期1のバスの送信権要求を満たされず、かつこれは
、周期2の−でハイである信!2LO3Tおよび3LO
8Tにより示される。
また周期2の関に、@@2および3は再び、装置I5と
ともにバスの使用を要求する。これらの装置のうちで、
装置2が、最も高い優先権を有しており、かつそのため
それは、周期3の間にバスを与えられる。したがって、
信@3LO8Tおよび5LO8Tは、周期3の閤に真に
進み、これらの装置が、周期2の間にそれらの送信権要
求を満たされなかったことを示す。
周期3の間に、@胃3および5は再び、装置4とともに
バスを要求する。これらのうちで、装置3が最も高い優
先権を有しており、かつそのため装置3における信号Y
OLI  WINがハイに進む。
また、装置4および5は、周期3の間にバスの使用を要
求しているから、信号SOMEONE  LO8ESは
、そのサイクルではハイである1周期3の■のYou 
 WIN  およびSOMEONELO8ESのこの同
時発生により、周期4の最初において、フリップ70ツ
ブ30がリセットされる(すなわち、信号ENBIDが
〇−に進む)。
周期ENBIDがローであると、複数の7リツプフロツ
プ10−2ないし10−Nは、セットすることができな
いがリセットすることができる。
このことは、装置3がバスを要求してかつ11−)たと
き、その周期の終りにおいてV4[3におけるこれらの
7リツプフロツプにより、負けている送信権要求者のス
ナップショットが、取られることを意味する。1ilf
3における偲@ENBIDがローである限りは、その装
置からのすべての他の送信権要求は、ANDゲート40
により禁止される。
周期4の藺に、装置4および5は再び、バスを要求し、
かつ!1f4は、それが最も高い優先権を有しているの
で勝つ。そのため、周115の調に、装置4は、バスが
与えられ、か〕信号4LO8Tが、ローに進む。
周期5の−に、装置1および6は、前から要求・ して
いた装置5とともにバスを要求し始める。装置1は、最
も高い優先権を有しており、そのためそれは、周期6の
関にバスが与えられる。装置1は、装置3における周期
4の最初においてとられたスナップショットによりバス
を用いることからロックアウトされなかったことに注目
したい。周期6の閤に装置3は、装置l16がその周期
を要求しかつ負けたということを認識しないことも注目
したい、これは、装置3が予め、周期4の最初において
そのスナップシミツトをとり、かつそのスナップショッ
トにおける装置のすべてが、バスの使用をまだ与えられ
ていなかったからである。
周期6の間に、装置5および6は再び、バスを要求する
。装置5が勝ち、かつそれは、装置3における負けたス
リップフロップ10−2ないし10−Nに記憶されたそ
の送信権要求を有する最俵の装置である。そのため、装
置3における信号SOMEONE  LO8ESは、0
−に進み、前のスナップショットにおける装置のすべて
が、バスの使用を引続いて与えられたことを示す0周期
7の最初におけるこのローに応答して、信J!ENB1
0はハイに進む(すなわち、スリップフロップ30がセ
ットする)。
信j!ENB I Dがハイであると、鮪胃3は、バス
を再び要求することを可能にされ、それは、周期7の−
に行なう。この送信権要求は、形成される最も^い優先
権の送信権要求であるので、装置3は、周期8の間にバ
スを与えられる。また、周期7の閤の信号YOLI  
WINおよびSOMEONE  LO8ESの同時発生
により、周期8の最初において、ノリツブ70ツブ30
がリセットされる(すなわち、信@ENBIDがローに
進む)。
このように、新しいスナップショットが、とられ、装置
6は、送信権要求を有しており装置3が勝ったときに負
けたものとして認識される。これは、信86LO8Tが
、周期8の最初においてハイに進むことにより示される
周期8の間に、装置6は再び、バスを要求し、かつこの
ときそれは勝つ。これにより、信@SOMEONE  
LO8ESは、周期8の間にローに進み、かつそれによ
り、信号ENBIDが、周期9の最初においてハイに進
む。ついには、周期9の閤に、装置6は、バスが与えら
れ、かつ第3図の論理における信号のすべてが、第1の
周期の最初においてそれらが本来有していた同じ状服に
戻る。
今期5A図に戻ると、バス上の最も低い優先権の装置の
最大のロックアウト時間は、それぞれが第3図の優先権
−一回路を組入れるN−の装置のシステムにおけるN周
期であることを示す。このロックアウト時間は、第2B
図を参照して上述されたが、先行技術においては2(N
−1)周期である。この最も思い場合のロックアウト時
間は、第1の周期の間に生じ、最も低い優先権の装置以
外の装置のすべてが、バスの使用を要求し、それから第
2の周期の間に、その最も低い優先権の装置がバスを要
求し、かつそれから第Nの周期の閤に、装置のすべてが
再びバスを要求する。
このシーケンスは、第5A図において示される。
周期1の間に、最も低い優先権の装置以外の装置のすべ
てが、バスを要求する。装置1は、最も高い優先権を有
しており、かつそのため、その装置&1、負けている送
信権要求者のスナップ、ショットをとる。このスナップ
ショットは、装置2ないしN−1からなるように、第5
A図の周期1において示される。
それから周期2において、装置FNは、予め要求してい
る装置2ないしN−1とともに要求し始める。装置2は
、最も高い優先権を有しており1.かつそのため装H3
は、負けている装置のスナップショットをとる。このよ
うに、装置2は、装置3ないしN#I!求しておりかつ
負けたことを記憶する。
同様に、周期3において、装置3は、バスに対する最も
高い送信権要求者であり、かつそのため、それは、スナ
ップショットをとりがっ装置4ないしNが要求していて
かつ負けたことを記憶する。
このシーケンスは、周期N−2において装置N−1およ
びNのみが送信権要求者として存続するまで、同様の態
様で続く。装置N−1はその送信権要求を勝ち取り、か
つそれは周期Nの間にバスを与えられる。また、装置N
−1は、@M1によりとられたスナップショットにおけ
る最後の装置であるので、装置1は、バスを再び要求す
ることを今可能にされる。
このように、第5A図の周期Nの間に、装置1は、@I
IINとともにバスを要求しているものとして示される
。他の装置2ないしN−1のどれもが、それらがそれら
のスナップショットにおける装置Nをなお有しているの
で、要求することを許されない、装置11は、周期Nの
閣の最も高い優先権の送信権要求を有しているので、そ
のためそれは新しいスナップショットをとり、かつ次の
周期においてバスが与えられる。
その時点で、装置1ないしN−1のすべてが、それらの
スナップショットにおいて装置INを有しており、かつ
そのため周期N+1の間に、@lfNは、唯一の送信権
要求中の装置である。このように、それは、周期N+2
の間にバスが与えられる。
第5A図を考察すると、装置llNが、合計°N周期の
みの−にバスからロックオフされたことを示す。
今、第2C図の先行技術のシーケンスに対応する第5B
図のタイミング図を考察する。その後者のシーケンスに
より、最も高い優先権の装置が、合計N−1周期の圓バ
スからロックオフされた。
これは、第1の周期の間に生じ゛、最も高い優先権の装
置以外の装置のすべてが、バスの使用を要求し、かつそ
れから第2の周期の−に、最も高い優先権の装置がバス
を要求する。
@5B図の周期1において、最も高い優先権の@11以
外の装置のづべてが、バスを要求する。装W2は、最も
高い優先権の要求中の装置であるから、かつそのため装
置2は、負けている装MSないしNのスナップショット
をとる。しかし、このスナップショットは、装置1が要
求することを妨げない。それはただ、装置2が、装置1
13ないしNがバスを使用づるまでバスを要求すること
を妨げるだけである。
このように、周期2の間に、装置1は、装置3ないしN
とともにバスを自由に要求する。周期2の[lt−最も
高い優先権の送信権要求者である装置1は、周期3の閣
でバスが与えられる。そのためこの場合、最も高い優先
権の装置1は、ただ1周期の閣のみバスからロックアウ
トされる。
装置1が周期3でバスを得た後、そのスナップショット
は、装置3ないしNが同時にバスを送信権要求しかつ負
けたことを示すであろう。、そのため、装置1は合計N
−3周期の閤周期3の後バスからロックオフされるであ
ろう。しかし、^い優先権の装置に対するこの後のロッ
クアウト時間は、他のより低い優先権のすべてに対する
ロックアウト時−を短くするために必要とされるまさに
そのものである。装置1がバスを得た−の装置1に対す
るこのロックアウト時間がとり得る最も長い長さは、N
−1周期であり、それは、すべての装置が同時にバスを
要求したときに生ずる。
今、各装置が、第3図の回路を組入れ、かつ装置tSが
、バス8に関する最も高い優先権を割当てられる111
図における2バスシステムを考察する。この場合、バス
八に閤する最も^い優先権の装置が、装置FIBを介し
てバスB上の別の装置にメツセージを送ると、これらの
メツセージの高い優先権は、バスBにおいても保持され
る。しかし、ざらに、装置IBを介してバスB上の他の
装置にメツセージを送るバスAに関する低い優先権の装
置が、バスBに関する高い優先権の装置のロックアウト
時間を逆に影響しないであろう、なぜならば、上述した
ように1つのバス上のN個の装置のいずれに対しても(
たとえば、バスBに関する最も低い優先権の@1でさえ
も)ロックアウト時間は、決してN周期を越えないから
である。
【図面の簡単な説明】
第1図は、この発明が、システム動作を改良するために
組入れられることができる時分割されたデータバス上の
複数の装置を含む先行技術のシステムのブロック図であ
る。 第2八図ないし第2C図は、第1図の先行技術のシステ
ムに関連した問題のいくつかを説明するタイミング図で
ある。 第3図は、この発明に従って構成される送信権′要求制
御回路の1つの好ましい実施例の詳細な論理図である。 第4図は、第3図の送信権要求制御回路内の多種の信号
のシーケンスを説明するタイミング図である。 fA5A図および第5B図は、第2八図ないし第2C図
におい−【説明された先行技術の問題を第3図の回路が
どのように処理するかを説明するタイミング図である。 図において、10はノリツブ70ツブ、11はANDゲ
ート、12はORゲート、20はORゲート、21はA
NDゲート、31はANDゲート、32はインバータ、
33はORゲート、30はフリップ70ツブ、42は導
輪、5oはANDゲート、51はインバータを示す。 手続補正書(方式) 昭和57年9月2日 特許庁長官殿 1、事件の表示 昭和57年特許願第 104657  号2、発明の名
称 送儒櫓要求刺−I腸 3、補正をする者 事件との関係 特許出願人 住 所  アメリカ合eta、ミシガン州、デトロイト
バロース・ブレイス (番地なし) 名 称  バロース・コーポレーション代表者  ウォ
ルター・ジIイ・ウィリアムス4、代褒人 住 所 大阪市宅区天神橋2丁目3番9号 八千代第一
ピル自発補正 6、補正の対象 ai面 7、補正の内容 製部で鍋いた図面を別紙のとおり、なお、内容について
の変更はない。 以上

Claims (1)

  1. 【特許請求の範囲】 (1) 時分割されたデータバスに接続される複数の装
    置を−え、各々の装置は、時分割された態様で前記バス
    を介してメツセージを送る手段と、予め定められた優先
    権で前記バスの使用を要求する手段とを―える、そのよ
    うなシステムにおいて用いるために、前記複数の装置の
    うちの少なくとも1つの装置内に組入れられる送信権要
    求制御回路であうで、 前記中なくとも1つの装置からの送信権要求が、前記複
    数の装置により形成される最も高い優先権の送信lIN
    京であるかどうかを判断する手段と、前記中なくとも1
    つの装置からの前記送信権要求が、形−される最も高い
    優先権であるという前記判断に纏づいて、それ自身の送
    信権要求以外のすべての送信権要求を記憶する手段と、
    記憶された送信権要求を有する前記装置が、前記記憶動
    作に引続いて前記バスの使用を要求しかつそれを得るま
    で、前記中なくとも1つの装置からのすべての将来の送
    信権要求を禁止する手段とを含む、送信権要求制御回路
    。 (2) 前記判断する手段は、前記中なくとも1つの装
    置からの送信権要求よりも高い優先権を有する前記送信
    権要求のすべてを論理的にOR処理するOR処理手段、
    および前記中なくとも1つの装置からの送信権要求と前
    記OR処理された送信権要求の反転とを論理的にAND
    処理するAND処理手段を備える、特許請求の範囲第1
    項記載の送信権要求制−NM。 (3) 前記記憶する手段は、前記複数の装置からのそ
    れぞれの送信権要求を記憶する複数の7リツプ7Oツブ
    手段な―え、各それぞれの送信権要求は、より高い優先
    権を有するすべての送信権要求の論理的ORと論理的に
    ANDI21Mされる、特許請求の範囲第1項記載の送
    信権要求制御回路。 ” (4) 前記禁止する手段は、前記複数の多数の装
    置が、前記バスを要求したとき、および前記少なくとも
    1つの装置からの送信権要求が、形成された最も高い優
    先権の送信権要求であるということを前記判断する手段
    が判断したとき、一方状態に入り、かつ前記記憶するた
    めの手段により記憶された送信権要求を有する前記装置
    のすべてが、記憶動作に続き前記バスの使用を得たとき
    、逆の状態に入るフリップフロップ手段を備える、特許
    請求の範囲第1項記載の送信権要求制−回路。 (5) 別の@胃と時分割されたデータバスを介してメ
    ツセージを送る装置であって、前記装置および前記値の
    装置は、最も高い優先権の送信権要求者が前記バスの使
    用を与えられて、それでれの優先権で前記バスの使用を
    要求する手段を−え、前記装置は、 ―記バスの使用をも要求するがしかし前記@置に負けた
    前記値の装置のいずれかが、前記バスの使用を再び引続
    いて要求しかつそれを得るまで、前記装置が前記バスの
    使用を与えられた慢、前記装置からのすべてのざらに憶
    の送信権要求を停止する制御11m手段をさらに備える
    、**。 (6) 前記w411回路・手段は、 前記@習からの送信権要求者、:形成された最も^い優
    先権の送信権要求であるかどうかを判断する手段と、 前記装置からの前記送信権要求が、形成された最も高い
    優先権の送信権要求であるという前記判断に基づいて前
    記値の装置からのすべての送信権要求を記憶する手段と
    、 記憶された前記送信権要求を有する前記値の装置が、前
    記記憶動作に引続く前記バスの使用を要求しかつそれを
    得るまで、前記装置からのすべての将来の送信権要求を
    禁止する手段とを備える、特許請求の範囲第5項記載の
    装置。 (7) 前記記憶する手段は、前記値の装置からのそれ
    ぞれの送信権要求を記憶する複数のフリップフロップ手
    段を備え、各それぞれの送信権要求が、より高い優先権
    を有するすべての送信権要求の論110Rと論理的にA
    NDII!l珊される、特許請求の範mme項記載の装
    置。 (8) 前記禁止する手段は、前記複数の多数の装置が
    、前記バスを要求したとき、および前記装置からの送信
    権要求が、形成された最も高い優先権の送信権要求であ
    るということを前記判断する手段が判断するとき、一方
    状態に入り、さらに前紐記憶する手段により記憶された
    送信権要求を有する前記値の装置のすべてが、記憶−作
    に引続き前記バiの使用を得るとき、逆の状態に入るフ
    リップフロップ手段を備える、特許請求の範囲第6項記
    載の装置。 (9) 時分割されたデータバスに接W18れて時分割
    された態様で前記バスを介してメツセージを送る複数の
    装置を備えるシステムであって、前記複数の各装置は、
    予め定められた優先権で前記バスの使用を要求する手段
    を備え、前記複数の装置における各およびそれぞれの装
    置に対する最も長いロックアウト時間は、前記複数にお
    ける装置の数以下である、システム°。 ’(10)  111の時分l118れたテーダバスに
    接@されて時分割された態様で前記第1のバスを介して
    メツセージを送る第1複数個カ@置と、第2の時分割さ
    れたデータバスに接続されて時分割された態様で前記第
    2のバスを介してメツセージを送る第2複数1の装置と
    、前記第1および第2のバスの両方に接続されて、前記
    第1のバス上の前記装置からメツセージを受けかつ前記
    第2のバス上の前記装置に前記受けたメツセージを送る
    別の@−とを備え、前記第1および第2の複数の各装置
    ならびに前記別の装置は、各バスに関する最も^い優先
    権の送信権要求者が使用するためのバスを与えられて:
    予め定められた優先権で、メツセージを送るそれぞれの
    バスの使用を要求する手段を備え、前記別の装置は、前
    記別の装置が前1a12のバスの使用を与えられた後、
    前記第2のバスの使用をも要求するがしかし前記別の装
    置に負けた前記1112の複数のいずれかの装置が、引
    続いて前記第2のバスの使用を再び要求しかつそれを轡
    るまで、前記別の装置からのすべてのさらに鉋の送信I
    II求を停止する制御回路手段を備える、シュアルバス
    システム。
JP57104657A 1981-08-17 1982-06-16 データ処理システム Granted JPS5831636A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29345381A 1981-08-17 1981-08-17
US293453 1981-08-17

Publications (2)

Publication Number Publication Date
JPS5831636A true JPS5831636A (ja) 1983-02-24
JPH038143B2 JPH038143B2 (ja) 1991-02-05

Family

ID=23129147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57104657A Granted JPS5831636A (ja) 1981-08-17 1982-06-16 データ処理システム

Country Status (3)

Country Link
EP (1) EP0072613B1 (ja)
JP (1) JPS5831636A (ja)
DE (1) DE3276396D1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105342A (ja) * 1974-01-28 1975-08-20
JPS54112105A (en) * 1978-02-22 1979-09-01 Ibm Decentralized access control system
JPS56143743A (en) * 1980-03-11 1981-11-09 Siemens Ag Data transmitting method and device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1442078A (en) * 1973-07-21 1976-07-07 Ibm Data handling system
FR2474199B1 (fr) * 1980-01-21 1986-05-16 Bull Sa Dispositif pour superposer les phases successives du transfert des informations entre plusieurs unites d'un systeme de traitement de l'information

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105342A (ja) * 1974-01-28 1975-08-20
JPS54112105A (en) * 1978-02-22 1979-09-01 Ibm Decentralized access control system
JPS56143743A (en) * 1980-03-11 1981-11-09 Siemens Ag Data transmitting method and device

Also Published As

Publication number Publication date
EP0072613B1 (en) 1987-05-20
JPH038143B2 (ja) 1991-02-05
EP0072613A2 (en) 1983-02-23
EP0072613A3 (en) 1985-04-17
DE3276396D1 (en) 1987-06-25

Similar Documents

Publication Publication Date Title
US4554628A (en) System in which multiple devices have a circuit that bids with a fixed priority, stores all losing bids if its bid wins, and doesn't bid again until all stored bids win
US5412788A (en) Memory bank management and arbitration in multiprocessor computer system
US4423384A (en) Asynchronous multi-port arbiter
US5598542A (en) Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5341491A (en) Apparatus and method for ensuring that lock requests are serviced in a multiprocessor system
US5996037A (en) System and method for arbitrating multi-function access to a system bus
US4719569A (en) Arbitrator for allocating access to data processing resources
US5548762A (en) Implementation efficient interrupt select mechanism
US5623672A (en) Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US5293491A (en) Data processing system and memory controller for lock semaphore operations
US5842025A (en) Arbitration methods and apparatus
US5699516A (en) Method and apparatus for implementing a in-order termination bus protocol within a data processing system
US5901295A (en) Address and data bus arbiter for pipelined transactions on a split bus
US5590299A (en) Multiprocessor system bus protocol for optimized accessing of interleaved storage modules
US4974148A (en) Bus arbiter with equitable priority scheme
US4682282A (en) Minimum latency tie-breaking arbitration logic circuitry
US4611275A (en) Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers
US5313591A (en) Computer bus arbitration for N processors requiring only N unidirectional signal leads
US4161779A (en) Dynamic priority system for controlling the access of stations to a shared device
US5761446A (en) Livelock avoidance
KR900001120B1 (ko) 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템
US6978329B1 (en) Programmable array-based bus arbiter
US5758104A (en) Random delay subsystems
US4727479A (en) Allocation circuit for parallel busses of data processing systems
US4376975A (en) Arbitration controller providing for access of a common resource by a plurality of central processing units