JPS5843045A - 計算機システム切り換えによる自動試験方式 - Google Patents

計算機システム切り換えによる自動試験方式

Info

Publication number
JPS5843045A
JPS5843045A JP56139963A JP13996381A JPS5843045A JP S5843045 A JPS5843045 A JP S5843045A JP 56139963 A JP56139963 A JP 56139963A JP 13996381 A JP13996381 A JP 13996381A JP S5843045 A JPS5843045 A JP S5843045A
Authority
JP
Japan
Prior art keywords
test
micro
macro
program
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56139963A
Other languages
English (en)
Other versions
JPS6349250B2 (ja
Inventor
Hisashi Nakayama
中山 久
Junichi Oda
尾田 順一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP56139963A priority Critical patent/JPS5843045A/ja
Publication of JPS5843045A publication Critical patent/JPS5843045A/ja
Publication of JPS6349250B2 publication Critical patent/JPS6349250B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロブ四グラム祠御方式の計津機のシステ
ム試験方式に関するものである@特に計算機システムに
固有の試験用オペレーティング。
システム(以下、D−O8と称する。)にょっ讐、え実
行させる様にした計算機テストシステムの1動試験方式
に、ある@ 、計算機テストシステムの従来例は第“1図・に示され
ている0図において11はCPU、2はシステム°スト
レージ、2aFi制御記憶装置、2bは主記憶装置1.
3は磁気ディスク装−14はラインプリンタ、5はキー
ボード°Iディスプレイ装置、6は回線制御′装置%7
,8はフロッピー°ディスクク装置はマイクロプログラ
ム系(以下・マイクー−系と称す。)の処−埋専用およ
びマイクロプログラム系(以下、マクロ系と称す◎)の
処理専用上して用途別に夫々用いられる・この様な*g
における・ファーム・ウェア(以下、システム・ファー
ムと称する・)の格納された7四ツピー・ディスク9a
をフpツピー・ディスク装置17にセットし1試験用の
オペレーティング0システム(システム管理用プ四グラ
今が主体を成すもので、以下D−納された)四ツビー・
ディスク90*9dtフロツピー・ディスク装置8にセ
ットする0次に1キーt−ド・ディスプレイ装置5に具
備されたイニシャル・マイク四プログラム・ロード・キ
ー5aをオペレータが押圧すると、前記フシツビー°デ
ィスク9aからシステム“ファームが制御記憶装置1a
、に格納される・また、キーボード°ディ支プレイ装、
tl15に具−されたイニシャル°プ四グラム・ロード
・キー’5 bをオペレータが押圧すると・M記フνツ
ピー・ディス、り9 Q 、  9 eLi)h・うD
−O8およびマ多口’T Pが夫々主記憶装置2bに格
納ノ され、この終了と共に、キーボード・ディスプレイ装置
5の表示画面上に計算機はオペレータからの指示待ちで
ある旨を表示する@この状態で各梱゛テストプ・ダラム
の一行開始が準備完了したこりになる。
従来のテストプログラムと杜通常、主記憶装置2b内に
格納されているマクOTPモジュー↑を称するものであ
るが、1しかし当該モジュールは実テストプログラム°
モジュールどして入出力装置な〜どE直接制御出来るよ
うなマイクル系テストプログラム・モジュールが用いら
れる。(屏、マイクロ系のテストプログラムをマイクロ
TPと称する・ ) 最初にマクpTPによる計算機システム試験、の実行に
つき以下に説明する0すなわち、オペレータは主記憶装
置2Cに格納された複数個のマクロTPのうち実行させ
たいマクロ系TPを選んで、これをキーボード°ディス
プレイ装置5上のプログラム・セレクションキー5Pよ
多入力指示する〇このオペレータの指示入力に応答して
その正否を確認させるために表示画面上にプログラム名
などの情報が表示される。オペレータはこれを見て、誤
った情報表示がなされた場合、再入力し直し、正しいと
な糺ばキーボード・ディスプレイ装置5上に具備された
ブ四ダラム、・スタート・キー5 、aを押圧する@こ
の様にして、計算機システムに接続された磁気ディスク
装置3をはじめとする各種のテストとは、入出力装置の
うちプリンタに例をとれば、各棺文学パターンの印字動
作、印字用紙の任意行送多機能、印字用紙のプリンタに
セット。
されていない又はいる状態の検出機能、インクリボンの
赤黒切シ換えに応じて出力される信号の正否などの各種
機能が正常に働いているかの判断処理を指しておシ、普
通はオペレータが直接計算機よシ指示゛入力すると共に
、これに応答して、その指示入力に対する処理結果を、
指示直後に返して来るもので、オペレータは各#1機能
の実行後の正否を確認−することが出来る0また、ラニ
ング系の試験とは、計算機システム使用時の環壇条件、
すなわち、温庸、電源電圧、外来ノイズレベル等のパラ
メータを各種変化させづつ所定の;ストルー、チンを連
続して実行可能か否かを比較的長時間を要して実施され
る試験のiで、前述と同様、プリ・ン、同一文字パター
ンを一行印字するという動作を繰如返して実行させ、計
算機システムが異常状態の試験に相当するものである@
□このために、ファンクション系のテストはオペレータ
の介入は極めて多く、逆にラニング系のテストにおいて
オペレータの゛介入は殆んど表い′0現“実□的なテス
トプログラム−モジュール“において、7アンクシ甲ン
系のテスト、とラニング系のテストとは必ず併用′され
る必とラニング系のテストにおいて、テストプログラム
がマク田系1のものとマイクロ系のものとに分かれて使
用され、′且つ、これらの拳−プログラムを複数種実行
させねばならない場合には、オペレータと計算機との会
話時間が不使用時梯く含むが故に極めて長時間と−なシ
、効率の良い試験が出来状に、マイクリ系TPO実行に
つき以下に説明−する。計算機に電源′投入の直後、計
算機システムは通常)イニシャル・マイクロブ′ログラ
ム゛ロード・キー5aの押圧操作によって制御記憶装置
2a内はシステム°ファームで完全に占有声れて終って
いる0′そのために、オペレータ′は、先にセラ7から
外し1その代9に各マイクロTPO格納されたフ四ツピ
ー・ディスク9bをセットし直し、キーボード・デてス
プレィ装置15上のイニシャル°マイクロブpグラム°
ロード・キー5aを押圧する0この様にするから先にシ
ステム、ファームの格納されていた制御記憶装置2a内
は全くマイらば・匍制御記憶竺置内に格納された゛イ?
DTPのリストが画面表示さむる−。オペレータは、こ
れらマイクロ TPOうち、これから実行させたいもの
を選んで、これをキーボード・ディスプレイ装置5上の
プログ5.ラムセレクションキー5Pより入力指示する
。このオペレータの指示入力にj5答してその正否を確
認させるために表示画面上にマイクaTP名などの情報
が表示される。オペレータはこれを見て、誤ったデータ
表示がなされた場合、再入力をし直し、正しいとなれシ
、キーボー、ド・7して計算機システムに接続された各
種、入出力装置お1よびプリケア等のテストが実行され
るO上、述の様にマクロTPモジュールおよびマイクロ
TP−1−ジュールの内、いずれかのモジュールを選択
して実行させることが出来るが、説明力瓢られかる様に
、システム・ファームを破壊するようなテストでログラ
ムの切換え、すなわち1実質的には計算機のシステム機
能そのものの切り換えをオペレータが70ツピー・ディ
スク9a又はフロッピー・ディスク9bによって適宜行
わねばならず、***のテストプログラムモジュールの
実行を通電しつつ実順する場合に、オペレータカ;計算
機システム試験に長時間拘束されるという欠点力(あつ
;91、**ttuhamgetRi”t、−p。4.
6計算機自体による管理下において自動的になされオペ
レータの介在を不要とすることを目的とするものであシ
、そしてそのためにマイクロ系およびマクp系テストプ
田グラムを切り換え実行することの出来る計算機テスト
システムでるって、上記各テストプリグラムの夫々を所
定のテストシステム格納域に記憶させ°た外部記憶装置
と試験用77゛−五・ウェア又はマイクロ系のテストプ
pグラムが格納される制御記憶装置と、マクロ系のテス
トプログラムおよびマクレ系−1マイクロ系のテストプ
ログラムの実行制御を行う試験用オペレーディ、−ング
° システムを含む主記憶装置とを具備し、前記試験用
オペレーティングごシステムは、試瞬用ファーム°ウェ
アの上記制御記憶装置へのローディング時に電源投入後
の゛処理かマイク、口系のテストプログラム実行後の処
理か観憶させておく状態フラッグと、各種テストプログ
ラムの実行1序を規定するジョブ管理プUグラムと、該
ジ、ヨプ管理プVグラムの実行アドレスを記憶するアド
レス・レジスタと、主記憶装置に一旦外一記憶装置から
格納されたマイクロ和テス ドブ党グラムヲ上記制御、
記憶装置に格納すると共に該マイクロ系のテストプログ
ラムを起動゛させるMO8EX命令とからなシ、前記ジ
ョブ管理プログラムの指示に従ってマクロまたはマイク
ロ系テストプログラムを切り換え自動的に実行させる福
にした事を特徴とする計算機シス・テム切シ換えによる
自動試験方式を提供するものである。
がら詳細に説明する@ ゛ 第2図は本発明の計算機テストシステムのハードウ
ェアm成を示すもので、図において、第1図と同じ装置
又は物は開切符号を付してあり、7a畔マイクp系およ
びマクロ系の両方のテストプログラム等の格納出来不ク
ロッピー・ディスク装置2dは、主記憶装置1121)
内の空き領域(不使用領域)、2Cは制御記憶装置2a
と主記憶装置2bとの境界を糸すアドレ界、10は境界
アドレスを管理する境界レジスタで!5る0この様な計
算機システムの電源を投入後、試験用システみ・7フー
ムー、およびマクロTPおよびD−O8が夫々主記憶装
置2bに格納される。この格納動作の終了とこ・ディス
プレイ装置5の表示画 面上で、゛計算機がオ、ペレータからの指示待ちである
1旨表示スる◎オペ171.レータはこの時、マクロT
Pのテストプログラムと5マイクロTPの′テストプロ
グラムとの実行スケジューリングおよび起動、停止など
の管理を行うD−O8に起動をかける。この様にするか
も計算機システムのプリケア1、すなわち、制御記憶内
の自己診断、各入出力装置の診断等・につき所要のテス
トプログラムをフロッピ町ディスク、よシ自動的に格納
させファンクション系とラニング系のテストを行う。
、第3v!Jは本発明の計算機テストシステムにおけす
るシ゛ステム切シ換えの様子を示すものでる。る。図中
、符号(工)はマクOTPモジ子−〃によるテストモー
ドを示している0これについて説明するとシステム・ス
トレージ2は境界レジスタ10によって制御、記憶装置
2aと主記憶装置2bとの樟界が管理される0このため
にシステム・ストレージ2内は制御記憶装置12aの記
憶容量の大小に応じて境界レジスタ10はその境界アド
レス情報を記憶させる様にしておき、制御記憶装置2a
又は主記憶装置f 2.1)への読み出し又は書き込褐
に常にクセス要求を起こさせる様にすることで、制御記
憶装置1t2aの制御記憶容量の小さくて済(システム
に対しては主記憶装置t2bの記−億容量を増大させシ
ステムストレージ全体としての使用効率をあげている◎
また、システム・ストレージ2中主記憶装置2b内にお
いて、D’−O8’leは クロTPとマイク、D T
 Pの混在されたテスト実行のスケその実行制御部が含
まれておシ、このスケシュニルに従つ、てテストプログ
ラムの、自動的な実行が行われる@また、マクロTPモ
ードにあっても、次にマイ′クロTPモードへの変更が
有シ得る場合はシステ゛ム・ストレージ2内主記憶装f
if21)のマクロTPの記憶領域外の空き記憶領域を
必ず設けられるものとする・以上の様な状帽でD−O8
2eはジョブ管理プログラムの制御下で各種誉′ストプ
ログラムを実行することが出来るが、次に図中、7符号
(■)で示きれたマクロTPモードからマイク”TP%
−)″″′変換変換色に″″万説明する・マイクロ系の
テストプログラムを実行すべきことを知らされたとす予
◎この場合、ジョブ管理プログラムのスケジューラの実
行アト・レスをスケジュ−ラ・アドレス・レジスタ2R
に書き込む・これと同時に、フロッピー・ディ°スク(
一般的にはマイクロTPO格納されたどんな外部記憶フ
ァイル且記憶さレル。次にり、’−OS’l、eはM(
3SmX命令2 fヲ実行fルo M Os、ix命令
2 f トFi、MSの空き領域に書き込ま−,れたマ
イク゛口TPの内容を制御記憶装置2aの先頭番地から
順次最後まで格納すべきことを指示、シ、更に格納の終
了したマイクロTP自体に、実行処理に移させる機能を
持つものである。この様にするから、今、格納されたマ
イクロTPO実行終了と同時に先に状態セットのされて
やるフラッグ・レジスタ2Fの内容を読み込む0こや場
合、先にフラッグ・レジスタ2F′5にはマ、イクo 
’T Pを実行すべきルーチンにはいった旨、鄭憶され
ておシ、フラッグ:レジスタ2Fの記憶内容は「1 」
となっているので、次に制御記憶装置2a内にシステム
°ファームt−予めロー゛ ドせねばならないことを検
出し、自tIJJ釣にり、−0820の制御下で外部記
憶装置からシステム・〕びマクロTPO格納動作に移る
07ラツグ・レジスタ2Fの一容が「1」となるのは、
−前に主記憶上?空き空間に移された全てのマーイクロ
TP実行の終了と同時にセットされるものであシ、この
マイクロTPの一つずつのステップの実行時点ではフラ
ン グ・レジスタの内容はrOJとなっている・このた
めに、主記憶装置2′F3の空き空間か゛ら制御記憶装
mzaへと順次ロードするために、イニシャル・マイク
ロプログラム・ロ1−ド処理のみ実行されるものであシ
、この15間、イニシャル・−プログラム・°リードや
処理に移らないのは、血機に電源を投入した場合に、こ
れに引き続くイニシャル・マイクロプログラム・ロード
、およびイニシャル・プログラム・ロード処理の手順に
従った制御とは異ならせるへめである・上記の様に、全
ての一イク占プログラムの実行が終了し、再び制御記憶
・装置2aの領域に、システム・ファームが書き込まれ
て終りと次にマ□クロTPモジュール−に対する実行が
可能な状態が形成される。D−O8;ireはこの時、
再びジョブ管理プログラムからの指令により、先のアド
レス°レジスタ2Rの内容にもとづきスケジュールを進
めて行く。次に来るテストプログラムがマクロTPであ
れば主記憶装置内のマクロTPをそのまま実行すること
にして、D−O82eはジョブ管理プワグ。ラムにlよ
シ所宗のマクロTPに起動をかけ、テスト動作を実行す
るが、再びマクロTPの実行をすべき事を指示していた
 −場合には、ス、ケジュ1.−ラ・アドレス・レジス
タ2゜Rの示す現在アドレスの内容に+1を加えゼセッ
トし直すと共に、外部記憶装置から主記憶装置内の空き
領域にマイクロ’I’P’をロードすべきことを::o
mmi、667.6.5、i<v−pc6(e、)に、
D−O8は自体の内部のスケ、ジュールによってオペレ
ータが予め指示するマクレ系又はマイクロ系のいずれの
系のテストプログラムも自動的に実行指令させることが
可能である。
尚、1滞において主記憶装置内の!き領域がない場合は
、D−OSの領域外のマクロTPO領域上に強制的に外
部記憶装置からマイクロTPを格納する様にすることも
出来るO 2の様に計算機システムのD−O8を用いてテストプロ
グラム列を順次実・行させる様にしたため自動的にオペ
レータの介在なく試験が出来る。また、試験の種別をラ
ンニング系又はファンクション系赫プログラム実行系列
上、寄せ集める必要はなく任率に混在させることも全く
自由であるから試験のモードに片寄シが出来ず、本来的
な試験を実施出来るという効轡がある0
【図面の簡単な説明】
第1図は従来の計算機システムの試験方式における八−
ドウエア構成を示すブ、ロック図。第2図M’本発明の
′計算機システムの試験方式における・・ニドウェア構
成を孝子ブロック図。第3にはマクレ系のデスドブリグ
ラムからマイクロ系のテストプログラムに計算機のシス
テムを切替尋る方法を一念的に示した図である0

Claims (1)

  1. 【特許請求の範囲】 マイクロ系およ′びマクロ系テストプログラムを切り換
    え実行するととの出来る計算−テストシステムであって
    、±記各テストプログラムの夫々を所定のテストシステ
    ム格納域に記憶させた外部記憶装置と試験用レナーム・
    ′ウニ光又はマイクロ系のテストプログラムが格納され
    る制御記憶装置″と一マクロ系のテストプログラムおよ
    びマクロ系、マイクロ系の讐ストプログラムの実行制御
    を行う試験用オペレーティング・システムを含むI本紀
    1ハ装置とを具備し、前記鹸験用オペレーティング・シ
    ステムは、試験用フナーム・ヴエアの上記制御記マ′イ
    クi系のテストプログラム実′行棲の処理かを記憶させ
    ておく状態フラッグと、各種テストプログラムの実行−
    序を規定するジョブ管理プログラームと、該ジョブ管理
    プログラムの実行アドレスを記憶スるアドレス・レジス
    タと、主記憶装置に一旦外部記憶装置から格納されたマ
    イクロ系のテストプログラムを上記制御記憶装置に格納
    すると゛共グラム;の一指示に従ってマクロまたはマイ
    クロ系テ。。 ストプログラムを切・り換え自動的に実行させる様にし
    た事を特徴″とする計算機システム切り換えによる自動
    試験方式。
JP56139963A 1981-09-04 1981-09-04 計算機システム切り換えによる自動試験方式 Granted JPS5843045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56139963A JPS5843045A (ja) 1981-09-04 1981-09-04 計算機システム切り換えによる自動試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56139963A JPS5843045A (ja) 1981-09-04 1981-09-04 計算機システム切り換えによる自動試験方式

Publications (2)

Publication Number Publication Date
JPS5843045A true JPS5843045A (ja) 1983-03-12
JPS6349250B2 JPS6349250B2 (ja) 1988-10-04

Family

ID=15257742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56139963A Granted JPS5843045A (ja) 1981-09-04 1981-09-04 計算機システム切り換えによる自動試験方式

Country Status (1)

Country Link
JP (1) JPS5843045A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475540A (ja) * 1990-07-16 1992-03-10 Osamu Kawamoto 生木の染色方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475540A (ja) * 1990-07-16 1992-03-10 Osamu Kawamoto 生木の染色方法

Also Published As

Publication number Publication date
JPS6349250B2 (ja) 1988-10-04

Similar Documents

Publication Publication Date Title
JPS601643B2 (ja) デジタルコンピュ−タ用の初期化回路
JPS5843045A (ja) 計算機システム切り換えによる自動試験方式
JPH07271562A (ja) データ処理装置及びアプリケーションソフト起動方法
GB2329268A (en) Arithmetic apparatus with resume function
TW452727B (en) Micro-computer system and method for using reset to set different working modes
JPS61273634A (ja) マルチオペレ−テイングシステムパ−ソナルコンピユ−タ
JPH03129545A (ja) メモリ診断方式
JPH1165888A (ja) ソフトウェア試験装置および記憶媒体
JPS6283788A (ja) 文字校正機の起動制御方式
JPH04330532A (ja) プログラマブルコントローラ
JPH0332803B2 (ja)
JPH0540637A (ja) 基本入出力システムのロード方式
JPH04169929A (ja) ブートプライオリティ変更装置
JPS62226356A (ja) 初期プログラムロ−ド方式
JPH05204614A (ja) 情報処理装置
JPS6186841A (ja) 電子リスト装置
JPS61195437A (ja) 情報処理システム
JPH04355834A (ja) オペレーティングシステムロード方式
JPS6016652B2 (ja) 電子計算機の試験方法
JPH0535731A (ja) 文書処理装置
JPH0567099A (ja) 文書作成装置及び文書作成方法
JPS62274438A (ja) プログラム試験システム
JPH04246729A (ja) I/oアダプタにおけるメモリ選択制御方法
JPH04199317A (ja) キーボード装置
JPH06301459A (ja) 作業再現方法