JPS6349250B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御方式の計算機
のシステム試験方式に関するものである。特に計
算機システムに固有の試験用オペレーテイング・
システム（以下、Ｄ−OSと称する。）によつて、
マイクロ・マクロ両方の形式で表わされた各テス
トプログラムを試験計画に沿つて、夫々を切り換
え実行させる様にした計算機テストシステムの自
動試験方式にある。

計算機テストシステムの従来例は第１図に示さ
れている。図において、１はCPU、２はシステ
ム・ストレージ、２ａは制御記憶装置、２ｂは主
記憶装置、３は磁気デイスク装置、４はラインプ
リンタ、５はキーボード・デイスプレイ装置、６
は回線制御装置、７，８はフロツピー・デイスク
装置を夫々示している。尚、フロツピー・デイス
ク装置はマイクロプログラム系（以下、マイクロ
系と称す。）の処理専用およびマクロプログラム
系（以下、マクロ系と称す。）の処理専用として
用別途に夫々用いられる。この様な構成における
計算機テスト・システムに電源投入後、システ
ム・フアーム・ウエア（以下、システム・フアー
ムと称する。）の格納されたフロツピー・デイス
ク９ａをフロツピー・デイスク装置７にセツト
し、試験用のオペレーテイング・システム（シス
テム管理用プログラムが主体を成すもので、以下
Ｄ−OSと称する。）およびマクロ系のテストプロ
グラム（通常の処理プログラム相当のテストプロ
グラムで、以下マクロTPと称する。）の夫々が格
納されたフロツピー・デイスク９Ｃ，９ｄをフロ
ツピー・デイスク装置８にセツトする。次に、キ
ーボード・デイスプレイ装置５に具備されたイニ
シヤル・マイクロプログラム・ロード・キー５ａ
をオペレータが押圧すると、前記フロツピー・デ
イスク９ａからシステム・フアームが制御記憶装
置２ａに格納される。また、キーボード・デイス
プレイ装置５に具備されたイニシヤル・プログラ
ム・ロード・キー５ｂをオペレータが押圧する
と、前記フロツピー・デイスク９ｃ，９ｄからＤ
−OSおよびマクロTPが夫々主記憶装置２ｂに格
納され、この終了と共に、キーボード・デイスプ
レイ装置５の表示画面上に計算機はオペレータか
らの指示待ちである旨を表示する。この状態で各
種テストプログラムの実行開始が準備完了したこ
とになる。

従来のテストプログラムとは通常、主記憶装置
２ｂ内に格納されているマクロTPモジユールを
称するものであるが、しかし当該モジユールは実
行時に常にシステム・フアームの介在を伴うか
ら、テストシーケースを所定時間内で動作させ試
験することの出来ない場合がある。このために、
他のテストプログラム・モジユールとして入出力
装置などを直接制御出来るようなマイクロ系テス
トプログラム・モジユールが用いられる。（以下、
マイクロ系のテストプログラムをマイクロTPと
称する。） 最初にマクロTPによる計算機システム試験の
実行につき以下に説明する。すなわち、オペレー
タは主記憶装置２ｃに格納された複数個のマクロ
TPのうち実行させたいマクロ系TPを選んで、こ
れをキーボード・デイスプレイ装置５上のプログ
ラム・セレクシヨンキー５Ｐより入力指示する。
このオペレータの指示入力に応答してその正否を
確認させるために表示画面上にプログラム名など
の情報が表示される。オペレータはこれを見て、
誤つた情報表示がなされた場合、再入力し直し、
正しいとなればキーボード・デイスプレイ装置５
上に具備されたプログラム・スタート・キー５ｃ
を押圧する。この様にして、計算機システムに接
続された磁気デイスク装置３をはじめとする各種
入出力装置のフアンクシヨン系およびラニング系
のテストが実行される。上述のフアンクシヨン系
のテストとは、入出力装置のうちプリンタに例を
とれば、各種文字パターンの印字動作、印字用紙
の任意行送り機能、印字用紙のプリンタにセツト
されていない又はいる状態の検出機能、インクリ
ボンの赤黒切り換えに応じて出力される信号の正
否などの各種機能が正常に働いているかの判断処
理を指しており、普通はオペレータが直接計算機
より指示入力すると共に、これに応答して、その
指示入力に対する処理結果を指示直後に返して来
るもので、オペレータは各種機能の実行後の正否
を確認することが出来る。また、ラニング系の試
験とは、計算機システム使用時の環境条件、すな
わち、温度、電源電圧、外来ノイズレベル等のパ
ラメータを各種変化させつつ所定のテストルーチ
ンを連続して実行可能か否かを比較的長時間を要
して実施される試験の事で、前述と同様、プリン
タに例をとつて説明するならば、或る種の文字パ
ターンにつき一行分印字後、改行し、次行に再び
同一文字パターンを一行印字するという動作を繰
り返して実行させ、計算機システムが異常状態の
検出をしない限り、テストルーチンをそのまま続
行する様な、いわゆる、通電試験と称される類の
試験に相当するものである。このために、フアン
クシヨン系のテストはオペレータの介入は極めて
多く、逆にラニング系のテストにおいてオペレー
タの介入は殆んどない。現実的なテストプログラ
ム・モジユールにおいて、フアンクシヨン系のテ
ストとラニング系のテストとは必ず併用される必
要性があるから、もしフアンクシヨン系のテスト
とラニング系のテストにおいて、テストプログラ
ムがマクロ系のものとマイクロ系のものとに分か
れて使用され、且つ、これらの単一プログラムを
複数種実行させねばならない場合には、オペレー
タと計算機との会話時間が不使用時を多く含むが
故に極めて長時間となり、効率の良い試験が出来
ない。

次に、マイクロ系TPの実行につき以下に説明
する。計算機に電源投入の直後、計算機システム
は通常、イニシヤル・マイクロプログラム・ロー
ド・キー５ａの押圧操作によつて制御記憶装置２
ａ内はシステム・フアームで完全に占有されて終
つている。そのために、オペレータは、先にセツ
トされたシステム・フアームの格納されたフロツ
ピー・デイスク９ａをフロツピー・デイスク装置
７から外し、その代りに各マイクロTPの格納さ
れたフロツピー・デイスク９ｂをセツトし直し、
キーボード・デイスプレイ装置５上のイニシヤ
ル・マイクロプログラム・ロード・キー５ａを押
圧する。この様にするから先にシステム・フアー
ムの格納されていた制御記憶装置２ａ内は全くマ
イクロTPに書き替えられて終う。この様にイニ
シヤル・マイクロプログラム・ロードが終了した
ならば、制御記憶装置内に格納されたマイクロ
TPのリストが画面表示される。オペレータは、
これらマイクロTPのうち、これから実行させた
いものを選んで、これをキーボード・デイスプレ
イ装置５上のプログラムセレクシヨンキー５Ｐよ
り入力指示する。このオペレータの指示入力に応
答してその正否を確認させるために表示画面上に
マイクロTP名などの情報が表示される。オペレ
ータはこれを見て、誤つたデータ表示がなされた
場合、再入力をし直し、正しいとなれば、キーボ
ード・デイスプレイ装置５上に具備されたマイク
ロプログラム・スタートキー５ｄを押圧する。こ
の様にして計算機システムに接続された各種入出
力装置およびプリケア等のテストが実行される。

上述の様にマクロTPモジユールおよびマイク
ロTPモジユールの内、いずれかのモジユールを
選択して実行させることが出来るが、説明からわ
かる様に、システム・フアームを破壊するような
テストプログラムの切換え、すなわち、実質的に
は計算機のシステム機能そのものの切り換えをオ
ペレータがフロツピー・デイスク９ａ又はフロツ
ピー・デイスク９ｂによつて適宜行わねばなら
ず、複数種のテストプログラムモジユールの実行
を通電しつつ実施する場合に、オペレータが計算
機システム試験に長時間拘束されるという欠点が
あつた。

従つて、本発明は通電試験時でも、予め計画さ
れた順序に従つて各種テストプログラムの実行を
計算機自体による管理下において自動的になされ
オペレータの介在を不要とすることを目的とする
ものであり、そしてそのためにマイクロ系および
マクロ系テストプログラムを切り換え実行するこ
との出来る計算機テストシステムであつて、上記
各テストプログラムの夫々を所定のテストシステ
ム格納域に記憶させた外部記憶装置と試験用フア
ーム・ウエア又はマイクロ系のテストプログラム
が格納される制御記憶装置と、マクロ系のテスト
プログラムおよびマクロ系、マイクロ系のテスト
プログラムの実行制御を行う試験用オペレーテイ
ング・システムを含む主記憶装置とを具備し、前
記試験用オペレーテイング・システムは、試験用
フアーム・ウエアの上記制御記憶装置へのローデ
イング時に電源投入後の処理かマイクロ系のテス
トプログラム実行後の処理かを記憶させておく状
態フラツグと、各種テストプログラムの実行順序
を規定するジヨブ管理プログラムと、該ジヨブ管
理プログラムの実行アドレスを記憶するアドレ
ス・レジスタと、主記憶装置に一旦外部記憶装置
から格納されたマイクロ系のテストプログラムを
上記制御記憶装置に格納すると共に該マイクロ系
のテストプログラムを起動させるMCSEX命令と
からなり、前記ジヨブ管理プログラムの指示に従
つてマクロまたはマイクロ系テストプログラムを
切り換え自動的に実行させる様にした事を特徴と
する計算機システム切り換えによる自動試験方式
を提供するものである。

以下に、本発明の実施例を示す図面を参照しな
がら詳細に説明する。

第２図は本発明の計算機テストシステムのハー
ドウエア構成を示すもので、図において、第１図
と同じ装置又は物は同じ符号を付してあり、７ａ
はマイクロ系およびマクロ系の両方のテストプロ
グラム等の格納出来るフロツピー・デイスク装置
２ｄは、主記憶装置２ｂ内の空き領域（不使用領
域）、２ｃは制御記憶装置２ａと主記憶装置２ｂ
との境界を示すアドレス、１０は境界アドレスを
管理する境界レジスタである。この様な計算機シ
ステムの電源を投入後、試験用システム・フアー
ム、およびマクロTPおよびＤ−OSが夫々主記憶
装置２ｂに格納される。この格納動作の終了と同
時にキーボード・デイスプレイ装置５の表示画面
上で計算機がオペレータからの指示待ちである旨
表示する。オペレータはこの時、マクロTPのテ
ストプログラムとマイクロTPのテストプログラ
ムとの実行スケジユーリングおよび起動、停止な
どの管理を行うＤ−OSに起動をかける。この様
にするから計算機システムのプリケア、すなわ
ち、制御記憶内の自己診断、各入出力装置の診断
等につき所要のテストプログラムをフロツピー・
デイスクより自動的に格納させフアンクシヨン系
とラニング系のテストを行う。

第３図は本発明の計算機テストシステムにおけ
るシステム切り換えの様子を示すものである。図
中、符号ＩはマクロTPモジユールによるテスト
モードを示している。これについて説明するとシ
ステム・ストレージ２は境界レジスタ１０によつ
て制御記憶装置２ａと主記憶装置２ｂとの境界が
管理される。このためにシステム・ストレージ２
内は制御記憶装置２ａの記憶容量の大小に応じて
境界レジスタ１０はその境界アドレス情報を記憶
させる様にしておき、制御記憶装置２ａ又は主記
憶装置２ｂへの読み出し又は書き込み時に常に境
界レジスタ１０のアドレス情報を基準としてアク
セス要求を起こさせる様にすることで、制御記憶
装置２ａの制御記憶容量の小さくて済むシステム
に対しては主記憶装置２ｂの記憶容量を増大させ
システムストレージ全体としての使用効率をあげ
ている。また、システム・ストレージ２中主記憶
装置２ｂ内において、Ｄ−OS２ｅはマクロTPと
マイクロTPの混在されたテスト実行のスケジユ
ールを管理するジヨブ管理プログラムおよびその
実行制御部が含まれており、このスケジユールに
従つてテストプログラムの自動的な実行が行われ
る。また、マクロTPモードにあつても、次にマ
イクロTPモードへの変更が有り得る場合はシス
テム・ストレージ２内主記憶装置２ｂのマクロ
TPの記憶領域外の空き記憶領域を必ず設けられ
るものとする。以上の様な状態でＤ−OS２ｅは
ジヨブ管理プログラムの制御下で各種テストプロ
グラムを実行することが出来るが、次に図中、符
号で示されたマクロTPモードからマイクロTP
モードへの変換手続きについて説明する。Ｄ−
OS２ｅはジヨブ管理プログラムの実行中にマイ
クロ系のテストプログラムを実行すべきことを知
らされたとする。この場合、ジヨブ管理プログラ
ムのスケジユーラの実行アドレスをスケジユー
ラ・アドレス・レジスタ２Ｒに書き込む。これと
同時に、フロツピー・デイスク（一般的にはマイ
クロTPの格納されたどんな外部記憶フアイルで
も良い。）からマイクロTPを読込んで来て一旦記
憶される。次にＤ−OS２ｅはMCSEX命令２ｆ
を実行する。MCSEX命令２ｆとは、MSの空き
領域に書き込まれたマイクロTPの内容を制御記
憶装置２ａの先頭番地から順次最後まで格納すべ
きことを指示し、更に格納の終了したマイクロ
TP自体に実行処理に移させる機能を持つもので
ある。この様にするから、今、格納されたマイク
ロTPの実行終了と同時に先に状態セツトのされ
ているフラツグ・レジスタ２Ｆの内容を読み込
む。この場合、先にフラツグ・レジスタ２Ｆには
マイクロTPを実行すべきルーチンにはいつた旨、
記憶されており、フラツグ・レジスタ２Ｆの記憶
内容は「１」となつているので、次に制御記憶装
置２ａ内にシステム・フアームを予めロードせね
ばならないことを検出し、自動的にＤ−OS２ｅ
の制御下で外部記憶装置からシステム・フアーム
の格納、次いで、Ｄ−OS２ｅの格納およびマク
ロTPの格納動作に移る。フラツグ・レジスタ２
Ｆの内容が「１」となるのは、前に主記憶上の空
き空間に移された全てのマイクロTP実行の終了
と同時にセツトされるものであり、このマイクロ
TPの一つずつのステツプの実行時点ではフラツ
グ・レジスタの内容は「０」となつている。この
ために、主記憶装置２ｂの空き空間から制御記憶
装置２ａへの順次ロードするために、イニシヤ
ル・マイクロプログラム・ロード処理のみ実行さ
れるものであり、この間、イニシヤル・プログラ
ム・ロードの処理に移らないのは、計算機に電源
を投入した場合に、これに引き続くイニシヤル・
マイクロプログラム・ロード、およびイニシヤ
ル・プログラム・ロード処理の手順に従つた制御
とは異ならせるためである。上記の様に全てのマ
イクロプログラムの実行が終了し、再び制御記憶
装置２ａの領域にシステム・フアームが書き込ま
れて終うと次にマクロTPモジユールに対する実
行が可能な状態が形成される。Ｄ−OS２ｅはこ
の時、再びジヨブ管理プログラムからの指令によ
り、先のアドレス・レジスタ２Ｒの内容にもとづ
きスケジユールを進めて行く。次に来るテストプ
ログラムがマクロTPであれば主記憶装置内のマ
クロTPをそのまま実行することにして、Ｄ−OS
２ｅはジヨブ管理プログラムにより所定のマクロ
TPに起動をかけ、テスト動作を実行するが、再
びマクロTPの実行をすべき事を指示していた場
合には、スケジユーラ・アドレス・レジスタ２Ｒ
の示す現在アドレスの内容に＋１を加えてセツト
し直すと共に、外部記憶装置から主記憶装置内の
空き領域にマイクロTPをロードすべきことを指
示する。

以上の説明からわかる様に、オペレータの代り
に、Ｄ−OSは自体の内部のスケジユールによつ
てオペレータが予め指示するマクロ系又はマイク
ロ系のいずれの系のテストプログラムも自動的に
実行指令させることが可能である。

尚、上述において主記憶装置内の空き領域がな
い場合は、Ｄ−OSの領域外のマクロTPの領域上
に強制的に外部記憶装置からマイクロTPを格納
する様にすることも出来る。

この様に計算機システムのＤ−OSを用いてテ
ストプログラム列を順次実行させる様にしたため
自動的にオペレータの介在なく試験が出来る。ま
た、試験の種別をランニング系又はフアンクシヨ
ン系をプログラム実行系列上、寄せ集める必要は
なく任意に混在させることも全く自由であるから
試験のモードに片寄りが出来ず、本来的な試験を
実施出来るという効果がある。

【図面の簡単な説明】

第１図は従来の計算機システムの試験方式にお
けるハードウエア構成を示すブロツク図。第２図
は本発明の計算機システムの試験方式におけるハ
ードウエア構成を示すブロツク図。第３図はマク
ロ系のテストプログラムからマイクロ系のテスト
プログラムに計算機のシステムを切替える方法を
概念的に示した図である。

Claims (1)

【特許請求の範囲】
1. １ マイクロ系およびマクロ系テストプログラム
   を切り換え実行することの出来る計算機テストシ
   ステムであつて、上記各テストプログラムの夫々
   を所定のテストシステム格納域に記憶させた外部
   記憶装置と試験用フアーム・ウエア又はマイクロ
   系のテストプログラムが格納される制御記憶装置
   とマクロ系のテストプログラムおよびマクロ系、
   マイクロ系のテストプログラムの実行制御を行う
   試験用オペレーテイング・システムを含む主記憶
   装置とを具備し、前記試験用オペレーテイング・
   システムは、試験用フアーム・ウエアの上記制御
   記憶装置へのローデイング時に電源投入後の処理
   かマイクロ系のテストプログラム実行後の処理か
   を記憶させておく状態フラツグと、各種テストプ
   ログラムの実行順序を規定するジヨブ管理プログ
   ラムと、該ジヨブ管理プログラムの実行アドレス
   を記憶するアドレス・レジスタと、主記憶装置に
   一旦外部記憶装置から格納されたマイクロ系のテ
   ストプログラムを上記制御記憶装置に格納すると
   共に該マイクロ系のテストプログラムを起動させ
   るMCSEX命令とからなり、前記ジヨブ管理プロ
   グラムの指示に従つてマクロまたはマイクロ系テ
   ストプログラムを切り換え自動的に実行させる様
   にした事を特徴とする計算機システム切り換えに
   よる自動試験方式。