JPS5837745A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS5837745A JPS5837745A JP13648281A JP13648281A JPS5837745A JP S5837745 A JPS5837745 A JP S5837745A JP 13648281 A JP13648281 A JP 13648281A JP 13648281 A JP13648281 A JP 13648281A JP S5837745 A JPS5837745 A JP S5837745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- detecting
- detection means
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ソフトウェアプログラムの実行中断を伴わｒ
に主記憶上のデータを制御配置意へ格納すルファームウ
ェアサポート機能を有するデータ処Ｆｌｊンステムに関
するものである。
に主記憶上のデータを制御配置意へ格納すルファームウ
ェアサポート機能を有するデータ処Ｆｌｊンステムに関
するものである。
ソフトウェアプログラムとデータを格納する主起ｔｆｌ
（ＭＭ）、マイクロプログラムを格納する書き換え可能
な制御記憶（ＣＭ ）’ 、及び、特定の条件下でＣＭ
の内容により制御され、その他の場合は布線論理により
ｉｌ；制御される処理装置、あるいは常にＣＭの内容に
より制御される処理装置がら成るデータ処理システム°
において、Ｍｈｘ−＋−のデータをＣＭへ転送する場合
、従来はソフトウェアプログラムの命令毎に１語ずつ、
又は１命令により複数語のデータを連続して行うが、処
理装置はこのデータ転送のみを実行するため、このデー
タ転送が終了するまで、データ転送を指示するソフトウ
ェアプログラムの命令の次に実行すべき命令を実行でき
なかった。このため、制限されたＣＭを用いて、ＭＭ上
の各種データをＣＭへ格納して実行し、その後別のＭＭ
上のデータをＣＭへ格納して実行するというような制御
を行う場合、ＭＭがらＣＭへのデータ転送時間に大きな
オーバーヘッドが生じ、処理効率が低下すると＼もに実
時間性を失うなどのに点があった。□ 本発明はこれらの欠点を除去するため、ソフトウェアプ
ログラムの実行を中断することな（１’、ＭＭ上のデー
タをＣＭへ格納することを可能とし、更に、優先的にデ
ータ転送を行う必要がある場合に備え、ソフトウェアプ
ログラムの実行を中断せずにデータ転送を行うこと＼、
実行を中断してデータ転送を行うことを選択可能とした
もので、以下図面について詳細に説明する。
（ＭＭ）、マイクロプログラムを格納する書き換え可能
な制御記憶（ＣＭ ）’ 、及び、特定の条件下でＣＭ
の内容により制御され、その他の場合は布線論理により
ｉｌ；制御される処理装置、あるいは常にＣＭの内容に
より制御される処理装置がら成るデータ処理システム°
において、Ｍｈｘ−＋−のデータをＣＭへ転送する場合
、従来はソフトウェアプログラムの命令毎に１語ずつ、
又は１命令により複数語のデータを連続して行うが、処
理装置はこのデータ転送のみを実行するため、このデー
タ転送が終了するまで、データ転送を指示するソフトウ
ェアプログラムの命令の次に実行すべき命令を実行でき
なかった。このため、制限されたＣＭを用いて、ＭＭ上
の各種データをＣＭへ格納して実行し、その後別のＭＭ
上のデータをＣＭへ格納して実行するというような制御
を行う場合、ＭＭがらＣＭへのデータ転送時間に大きな
オーバーヘッドが生じ、処理効率が低下すると＼もに実
時間性を失うなどのに点があった。□ 本発明はこれらの欠点を除去するため、ソフトウェアプ
ログラムの実行を中断することな（１’、ＭＭ上のデー
タをＣＭへ格納することを可能とし、更に、優先的にデ
ータ転送を行う必要がある場合に備え、ソフトウェアプ
ログラムの実行を中断せずにデータ転送を行うこと＼、
実行を中断してデータ転送を行うことを選択可能とした
もので、以下図面について詳細に説明する。
第１図は本発明で対象とするデータ処理システムの概略
構成を示したもので、１はソフトウェアプログラム、デ
ータを記憶する主記憶（Ｍ Ｍ ）、２はマイクロプロ
グラムを記憶する書き換え可能な制御記憶（ＣＭ）、３
は特定の条件下であるいは常にＣＭ２の内容により制御
される処理装置（ＣＣ）であり、ＭＭＩとＣＣ３の間は
データバス並びに制御信号線４で接続され、同様に、（
Ｍ２とＣＣ３の間もデータバス並びに制御信号線５で署
続されている。この種処理システムにおいて、従来はソ
フトウェアプログラムのＭＭからＣＭへのデータ転送命
令により、次のプログラム命令の実行を行わず（ソフト
ウェアプログラムの実行中断）、ＭＭＩからＣＭ２ヘデ
ータを転送していたが、本発明は、このＭＭＩからＣＭ
２へのデータ転送を、ソフトウェアプログラムの実行中
断を伴わず（二行うことを可能にするものである。
構成を示したもので、１はソフトウェアプログラム、デ
ータを記憶する主記憶（Ｍ Ｍ ）、２はマイクロプロ
グラムを記憶する書き換え可能な制御記憶（ＣＭ）、３
は特定の条件下であるいは常にＣＭ２の内容により制御
される処理装置（ＣＣ）であり、ＭＭＩとＣＣ３の間は
データバス並びに制御信号線４で接続され、同様に、（
Ｍ２とＣＣ３の間もデータバス並びに制御信号線５で署
続されている。この種処理システムにおいて、従来はソ
フトウェアプログラムのＭＭからＣＭへのデータ転送命
令により、次のプログラム命令の実行を行わず（ソフト
ウェアプログラムの実行中断）、ＭＭＩからＣＭ２ヘデ
ータを転送していたが、本発明は、このＭＭＩからＣＭ
２へのデータ転送を、ソフトウェアプログラムの実行中
断を伴わず（二行うことを可能にするものである。
第２図は本発明の一実施例で、処理装置３が特定の条件
下でのみマイクロプログラム制御される場合の実施例を
示したものである。図において、メモリアクセス制御部
（Ｍ、ＡＣ）１０は上制御部（ＭＣＣ）［１又はデータ
転送制御部（Ｆｌ・Ｆ）１５の制御のもとてＭＭＩへの
アクセスを実行する。ＭＣＣ１１はＣＭＺ内のマイクロ
プログラム又は布線論理により本データ処理システムの
全体的な制御を行う。転送タイミング検出部（、ＤＣＣ
Ｖ）１２はＭ Ａ Ｃ１０がＭ ＣＣ１１によりアクセ
スされず、かつ、Ｍ ＣＣ１１がマイクロプログラム制
御されていない状態を検出し、ＦＬＦ１５のデータ転送
動作を起動する。転送要求検出部（ＤＬＦ）１３はソフ
トウェアプログラムの命令において、命令実行を中断せ
ずにＭＭＩからＣＭ２へのデータ転送指示を検出、表示
し、Ｆ Ｌ Ｆ １５のデータ転送動作を起動する。
下でのみマイクロプログラム制御される場合の実施例を
示したものである。図において、メモリアクセス制御部
（Ｍ、ＡＣ）１０は上制御部（ＭＣＣ）［１又はデータ
転送制御部（Ｆｌ・Ｆ）１５の制御のもとてＭＭＩへの
アクセスを実行する。ＭＣＣ１１はＣＭＺ内のマイクロ
プログラム又は布線論理により本データ処理システムの
全体的な制御を行う。転送タイミング検出部（、ＤＣＣ
Ｖ）１２はＭ Ａ Ｃ１０がＭ ＣＣ１１によりアクセ
スされず、かつ、Ｍ ＣＣ１１がマイクロプログラム制
御されていない状態を検出し、ＦＬＦ１５のデータ転送
動作を起動する。転送要求検出部（ＤＬＦ）１３はソフ
トウェアプログラムの命令において、命令実行を中断せ
ずにＭＭＩからＣＭ２へのデータ転送指示を検出、表示
し、Ｆ Ｌ Ｆ １５のデータ転送動作を起動する。
実時間転送要求検出部（Ｐ Ｆ Ｌ ） １４はソフト
ウェアプログラムの命令で、命令実行を中断してＭＭｌ
からＣＭ２へのデータ転送指示を検出、表示し、Ｆ Ｌ
Ｆ １５のデータ転送動作を起動する。Ｆ Ｌ Ｆ
１５はＤＣＣｖ１２、Ｄ Ｌ Ｆ １３、Ｐ Ｆ Ｌ１
１Ｄ制御ｆ７） モ、！：で、Ｉ〜ｆＡ（１０をアクセ
スし、ＭＭＩからＣＭ ２へのデータ転送を行う。転送
路ｒ監視表示部（ＥＦＩＪ）１６はＦＬＦ１５を監視し
、データ転送終ｒを検出し、Ｄ Ｌ Ｐ １３の表示を
停止させると＼もにソフトウェアプログラムの通知を行
う。２１〜２１５はこれら機能ブロック間の信号線並び
にデτタバスを示す。
ウェアプログラムの命令で、命令実行を中断してＭＭｌ
からＣＭ２へのデータ転送指示を検出、表示し、Ｆ Ｌ
Ｆ １５のデータ転送動作を起動する。Ｆ Ｌ Ｆ
１５はＤＣＣｖ１２、Ｄ Ｌ Ｆ １３、Ｐ Ｆ Ｌ１
１Ｄ制御ｆ７） モ、！：で、Ｉ〜ｆＡ（１０をアクセ
スし、ＭＭＩからＣＭ ２へのデータ転送を行う。転送
路ｒ監視表示部（ＥＦＩＪ）１６はＦＬＦ１５を監視し
、データ転送終ｒを検出し、Ｄ Ｌ Ｐ １３の表示を
停止させると＼もにソフトウェアプログラムの通知を行
う。２１〜２１５はこれら機能ブロック間の信号線並び
にデτタバスを示す。
次に第２図の動作を説明する。Ｄ Ｌ Ｆ １３は例え
ばソフトウェアプログラムの命令が有する命令コードを
常時監視し、Ｍ Ｍ １から０Ｍ２へのデータ転送指示
がきたことを信号線２１０により検出すると、信号線２
１１を通してＦ Ｌ Ｆ １５に起動信号を送出すると
＼もに、該Ｆ Ｌ Ｆ １５へ転送語数、へ１１可１、
ＣＭ２内のデータアドレスを送出する。一方、ＤＣＣＶ
１２は常時信号線２７．２８によりＭ Ａ Ｃ＋（１
とＭＣＣＩＩを監視しており、Ｍ Ａ Ｃ１０がアイド
ル状態であり、かつＭ ＣＣ１１が布線論理制御状態で
あることを検出すると、信号線画によりＦ Ｌ Ｆ １
５ ＋二対して起動信号を出す。Ｐ Ｌ、 Ｆ １５は
Ｄ Ｌ Ｔ” １３とＤＣＣＶ１２の両方から起動信号
が出されると、信号線２３ＥよりＭ Ａ Ｃ１０を起動
し、Ｍ〜１１から０Ｍ２へのデータ転送を開始せしめる
。このＭＭＩがら０Ｍ２へのデータ転送はデータバス２
４を通して行われる。Ｐ Ｌ Ｆ １５は該データ転送
により必要語数をすべて転送し終った場合、信号線２１
２（二よりＥＦＬ１６へ終了を通知し、これを受けてＥ
Ｆ Ｌ １６はＩ）Ｌ Ｆ １３の転送表示を信号線
２】３により停止せしめる。又、Ｆ Ｌ Ｆ １５はＤ
ＣＣＶ１２、Ｄ Ｌ Ｆ ＋３のいずれか一方あるいは
両方から起動信号が来なくなった場合、転送を中断する
。
ばソフトウェアプログラムの命令が有する命令コードを
常時監視し、Ｍ Ｍ １から０Ｍ２へのデータ転送指示
がきたことを信号線２１０により検出すると、信号線２
１１を通してＦ Ｌ Ｆ １５に起動信号を送出すると
＼もに、該Ｆ Ｌ Ｆ １５へ転送語数、へ１１可１、
ＣＭ２内のデータアドレスを送出する。一方、ＤＣＣＶ
１２は常時信号線２７．２８によりＭ Ａ Ｃ＋（１
とＭＣＣＩＩを監視しており、Ｍ Ａ Ｃ１０がアイド
ル状態であり、かつＭ ＣＣ１１が布線論理制御状態で
あることを検出すると、信号線画によりＦ Ｌ Ｆ １
５ ＋二対して起動信号を出す。Ｐ Ｌ、 Ｆ １５は
Ｄ Ｌ Ｔ” １３とＤＣＣＶ１２の両方から起動信号
が出されると、信号線２３ＥよりＭ Ａ Ｃ１０を起動
し、Ｍ〜１１から０Ｍ２へのデータ転送を開始せしめる
。このＭＭＩがら０Ｍ２へのデータ転送はデータバス２
４を通して行われる。Ｐ Ｌ Ｆ １５は該データ転送
により必要語数をすべて転送し終った場合、信号線２１
２（二よりＥＦＬ１６へ終了を通知し、これを受けてＥ
Ｆ Ｌ １６はＩ）Ｌ Ｆ １３の転送表示を信号線
２】３により停止せしめる。又、Ｆ Ｌ Ｆ １５はＤ
ＣＣＶ１２、Ｄ Ｌ Ｆ ＋３のいずれか一方あるいは
両方から起動信号が来なくなった場合、転送を中断する
。
第２図の構成（二よれば、Ｍ ＣＣ１１が０Ｍ２、ＭＡ
Ｃを使用せず、布線論理により内部演算等を実行してい
る場合のみＭＭＩから０Ｍ２へのデータ転送を行い、Ｍ
ＣＣＩＩがソフトウェアプログラムの実行を中断する必
要がないという効果を生じる。
Ｃを使用せず、布線論理により内部演算等を実行してい
る場合のみＭＭＩから０Ｍ２へのデータ転送を行い、Ｍ
ＣＣＩＩがソフトウェアプログラムの実行を中断する必
要がないという効果を生じる。
また、ＰＦＬ１４．二より、ソフトウェアプログラムの
実行中断によりデータ転送を行う命令を検出でき、実行
中断／実行中断無しの両方法を併用することも可能であ
る。
実行中断によりデータ転送を行う命令を検出でき、実行
中断／実行中断無しの両方法を併用することも可能であ
る。
第３図は本発明の他の実施例で、処理装置３が常時マイ
クロプログラム制御される場合の実施例である。図にお
いて、メモリアクセス制御部（ＭＡＣ）１０、転送要求
検出部（ＤＬ Ｆ ） １３、実時間転送要求検出部（
Ｐ Ｆ Ｌ ） １４、転送路ｒ監視表不部（Ｅ ＦＬ
） １６の機能は第２図と同じである。主ｉ＋ｊ ？
＠部（ＭＣＣ）１１は、本実施例では常時マイクロプロ
グラムの制御下で本データ処理システムを制御する。メ
モリアクセスアイドル検出部（ＤＢ■）１７はＭ ＣＣ
１１がＭ Ａ Ｃ１０をアクセスしていないことを検出
し、Ｍ ＲＴ １８への起動を行う。マイクロプログラ
ム制御中断検出部（ＤＣＶ）１７’はＭ ＣＣ１１がＭ
ＡＣＩＯを通じてＭＭＩとのデータ転送中で、ＭＭＩか
らの応答待ち【二よりマイクロプログラム制御が中断し
ていることを検出し、ＭＣＴ１８′へ起動を出す。ＭＭ
−４ＥＧ転送制御部（ＭｆＬＴ ）１８はＤＢＶ１７．
！＝Ｐ ＦＬ１４又はＤ ＬＰ１１（７）制御のもとで
、ＭＭＩ内のデータをＲＥ Ｇ １９へ転送する。Ｒ，
ＢＧ−ＣＭ転送制御部（ＭＣＴ）１．８はＤＣＶ １７
’とＰ Ｆ、 Ｌ １４又はＤ Ｌ Ｆ １３の制御の
もとで、１１、 Ｂ Ｇ １９内のデータを０Ｍ２へ転
送する。データバッファ（ＲＥＧ）１９・はＭＭ’ｌか
らＣＭ ２へのデータ転送時のバッファである。２］
、 ２２．２６，２１０゜２１４．３１〜３１６は各機
能ブロック間の信号線、データバスである。
クロプログラム制御される場合の実施例である。図にお
いて、メモリアクセス制御部（ＭＡＣ）１０、転送要求
検出部（ＤＬ Ｆ ） １３、実時間転送要求検出部（
Ｐ Ｆ Ｌ ） １４、転送路ｒ監視表不部（Ｅ ＦＬ
） １６の機能は第２図と同じである。主ｉ＋ｊ ？
＠部（ＭＣＣ）１１は、本実施例では常時マイクロプロ
グラムの制御下で本データ処理システムを制御する。メ
モリアクセスアイドル検出部（ＤＢ■）１７はＭ ＣＣ
１１がＭ Ａ Ｃ１０をアクセスしていないことを検出
し、Ｍ ＲＴ １８への起動を行う。マイクロプログラ
ム制御中断検出部（ＤＣＶ）１７’はＭ ＣＣ１１がＭ
ＡＣＩＯを通じてＭＭＩとのデータ転送中で、ＭＭＩか
らの応答待ち【二よりマイクロプログラム制御が中断し
ていることを検出し、ＭＣＴ１８′へ起動を出す。ＭＭ
−４ＥＧ転送制御部（ＭｆＬＴ ）１８はＤＢＶ１７．
！＝Ｐ ＦＬ１４又はＤ ＬＰ１１（７）制御のもとで
、ＭＭＩ内のデータをＲＥ Ｇ １９へ転送する。Ｒ，
ＢＧ−ＣＭ転送制御部（ＭＣＴ）１．８はＤＣＶ １７
’とＰ Ｆ、 Ｌ １４又はＤ Ｌ Ｆ １３の制御の
もとで、１１、 Ｂ Ｇ １９内のデータを０Ｍ２へ転
送する。データバッファ（ＲＥＧ）１９・はＭＭ’ｌか
らＣＭ ２へのデータ転送時のバッファである。２］
、 ２２．２６，２１０゜２１４．３１〜３１６は各機
能ブロック間の信号線、データバスである。
第３図の動作を説明するに、Ｍ Ａ Ｃ１０、ＭＣＣ１
１、Ｄ Ｌ Ｆ １３、Ｐ Ｐ Ｌ １４、Ｅ Ｆ Ｌ
１６の動作は第２図と同様である。Ｄ’ Ｂ Ｖ １
７はＭ ＣＣ１１がＭ Ａ、 Ｃ１０をアクセスしてい
ないことを信号線３１により検出し、ＭＲＴ１８１＝信
号線３３を通して起動信号を出す。
１、Ｄ Ｌ Ｆ １３、Ｐ Ｐ Ｌ １４、Ｅ Ｆ Ｌ
１６の動作は第２図と同様である。Ｄ’ Ｂ Ｖ １
７はＭ ＣＣ１１がＭ Ａ、 Ｃ１０をアクセスしてい
ないことを信号線３１により検出し、ＭＲＴ１８１＝信
号線３３を通して起動信号を出す。
Ｍ ＲＴ １８ ハＤ Ｂ Ｖ １７、ＤＬＦ１３から
それぞれ信号線３３．３５を通して来る起動信号の論理
積条件で、かつ、ＦＬ Ｅ Ｇ １９が空であるという
条件で、信号線３７によりＭＡＣＩＯをアクセスし、Ｍ
ＭＩからのデータをデータバス３１１経由でＲ，ＥＧ１
９へ格納せしめる。一方、Ｄ ＣＶ １７’はＭＣＣＩ
ＩがＭ Ｍアクセス中で応答待ちのため実行を中断して
いることを信号線３２（二より検出し、信号線３４を通
してＭＣＴ １８’ ｌ二起動信号を送出する。Ｍ Ｃ
Ｔ １８’はＤＬＦ１３、ＤＣＶｆゲ′からそれぞれ信
号線３４．３６を通して来る起動信号の論理積条件で、
かつ、几Ｅ Ｇ １９にデータがある条件で、ｌ１ｌｔ
ＥＧ１９内のデータをデータバス３１２を経由してＣＭ
２へ転送する。
それぞれ信号線３３．３５を通して来る起動信号の論理
積条件で、かつ、ＦＬ Ｅ Ｇ １９が空であるという
条件で、信号線３７によりＭＡＣＩＯをアクセスし、Ｍ
ＭＩからのデータをデータバス３１１経由でＲ，ＥＧ１
９へ格納せしめる。一方、Ｄ ＣＶ １７’はＭＣＣＩ
ＩがＭ Ｍアクセス中で応答待ちのため実行を中断して
いることを信号線３２（二より検出し、信号線３４を通
してＭＣＴ １８’ ｌ二起動信号を送出する。Ｍ Ｃ
Ｔ １８’はＤＬＦ１３、ＤＣＶｆゲ′からそれぞれ信
号線３４．３６を通して来る起動信号の論理積条件で、
かつ、几Ｅ Ｇ １９にデータがある条件で、ｌ１ｌｔ
ＥＧ１９内のデータをデータバス３１２を経由してＣＭ
２へ転送する。
第３図の構成（−よれば、Ｍ ＣＣ１１が常時マイクロ
プログラム（二より制御されている場合（＝おいても、
ソフトウェアプログラムの実行中断を行わずにＭＭＩか
らＣＭ２へのデータ転送を行うことが可能となる。
プログラム（二より制御されている場合（＝おいても、
ソフトウェアプログラムの実行中断を行わずにＭＭＩか
らＣＭ２へのデータ転送を行うことが可能となる。
以上説明したように、本発明（：よれば、主制御部がＭ
Ｍ又はＣＭをアクセスしていない期間のみを利用して、
ＭＭ上のデータをＣＭに転送することが可能であるため
、ソフトウェアプログラムの実行を中断させることがな
く、処理効率を向上させるこ−とができるという利点が
、あ句、更ζ二、ＭＭ上のデータのＣＭへの格納を実時
間的（：実行させることも可能であるため、ＣＭへの格
納データの性質（二より、いずれをも選択することがで
き、システムとしての汎用性を高めるという利点がある
。
Ｍ又はＣＭをアクセスしていない期間のみを利用して、
ＭＭ上のデータをＣＭに転送することが可能であるため
、ソフトウェアプログラムの実行を中断させることがな
く、処理効率を向上させるこ−とができるという利点が
、あ句、更ζ二、ＭＭ上のデータのＣＭへの格納を実時
間的（：実行させることも可能であるため、ＣＭへの格
納データの性質（二より、いずれをも選択することがで
き、システムとしての汎用性を高めるという利点がある
。
第１図は本発明で対象とするデータ処理システムの概略
構成図、第２図及び第３図は本発明の一実施例のプロ、
ツク図である。 １・・・主記憶、２・・・制御記憶、３・・・処理装置
、１０・・・メモリアクセス制御部、１］・・・主制御
部、１２・・・転送タイミング検出部、１３・・・転送
要求検出部、１４・・・実時間転送要求検出部、１５・
・・データ転送制御部、１６・・・転送終了監視表示部
、１７・・・メモリアクセスアイドル検出部、１ケ・・
・マイクロプロクラム制御中断検出部、１８・・・主記
憶−レジスタ転送制御部、消・・・レジスター制御記憶
転送制御部、１９・・・データバッファ。 代理人 弁理士 鈴 木 誠
構成図、第２図及び第３図は本発明の一実施例のプロ、
ツク図である。 １・・・主記憶、２・・・制御記憶、３・・・処理装置
、１０・・・メモリアクセス制御部、１］・・・主制御
部、１２・・・転送タイミング検出部、１３・・・転送
要求検出部、１４・・・実時間転送要求検出部、１５・
・・データ転送制御部、１６・・・転送終了監視表示部
、１７・・・メモリアクセスアイドル検出部、１ケ・・
・マイクロプロクラム制御中断検出部、１８・・・主記
憶−レジスタ転送制御部、消・・・レジスター制御記憶
転送制御部、１９・・・データバッファ。 代理人 弁理士 鈴 木 誠
Claims (1)
- 【特許請求の範囲】 １ ソフトウェアプログラムとデータを格納する記憶手
段（ＭＭ）、マイクロプログラムを格納する書き換え可
能な記憶手段（ＣＭ ） 、特定の条件下でＣＭの内容
により制御され、その他の場合は布線論理（二より制御
される処理装置（ＣＣ）から成るデータ処理システム（
−おいて、ＭＭ上の１語又は複数語のデータのＣＭへの
転送指示を検出する転送要求検出手段と、マイクロプロ
グラム制御が行われていｒ、かつ、ＣＣからＭＭへのア
クセスが行われていないことを検出する転送タイミング
検出手段と、前記転送要求検出手段と転送タイミング検
出手段からの信号で起動され、ＭＭからＣ’Ｍへデータ
を転送するデータ転送制御手段と、該データ転送の終ｒ
を検出し、ソフトウェアプログラム（−通知する転送終
丁監視手段とを有することを特徴とするデータ処理シス
テム。 ２、 ソフトウェアプログラムとデータを格納する記憶
手段（ＭＭ）、マイクロプログラムを格納する書き換え
可能な記憶手段（ＣＭ）、常にＣＭの一丙容により制御
される処理装置（ＣＣ）から成るデータ処理システム（
二おいて、Ｎ１Ｍ内の１語又は複数語のデータのＣＭへ
の転送指示を検出する転送要求検出手段と、ＣＣからＭ
Ｍへのアクセスが行われていないことを検出するメモ
リアクセスアイドル検出手段と、ＣＣがＭＭからの応答
待ちのため実行を中断していることを検出するマイクロ
プログラム制御中断検出手段と、ＭＭからＣＭへ転送す
るデータを一時格納するデータバッファ手段（ＲＥＧ）
と、前記転送要求検出手段とメモリアクセスアイドル検
出手段からの信号で起動され、ＭＭＩｔ・ら几ＥＧヘデ
ータを転送する第１データ転送制御手段と、前記転送要
求検出手段とマイクロプログラム制御中断検出手段から
の信号で起動され、ＦＬＥＧからＣＭへデータを転送す
る第２データ転送制御手段と、データの転送路ｒを検出
し、ソフトウェアプログラムに通知する転送終了監視手
段とを有することを特徴とするデータ処理システム。 ３、特許請求の範囲第１項もしくは第２項記載のデータ
処理システムにおいて、命令の実行を中断して、前記Ｍ
ＭからＣＭへのデータ転送を優先的に実行せしめるこ
とを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13648281A JPS5837745A (ja) | 1981-08-31 | 1981-08-31 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13648281A JPS5837745A (ja) | 1981-08-31 | 1981-08-31 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837745A true JPS5837745A (ja) | 1983-03-05 |
Family
ID=15176169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13648281A Pending JPS5837745A (ja) | 1981-08-31 | 1981-08-31 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112363780A (zh) * | 2020-11-29 | 2021-02-12 | 王志平 | 一种软件动态链接的实现方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576943A (en) * | 1980-06-14 | 1982-01-13 | Nec Corp | Microprogram control unit |
-
1981
- 1981-08-31 JP JP13648281A patent/JPS5837745A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576943A (en) * | 1980-06-14 | 1982-01-13 | Nec Corp | Microprogram control unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112363780A (zh) * | 2020-11-29 | 2021-02-12 | 王志平 | 一种软件动态链接的实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1207461A (en) | Co-processor combination | |
| JP3953118B2 (ja) | 入出力操作の実行を制御するための方法およびシステム | |
| CN105095128B (zh) | 中断处理方法及中断控制器 | |
| JPH0827707B2 (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPH05257866A (ja) | 入出力装置に対して実行すべき直接メモリアクセス動作を動的に連鎖する装置及び方法 | |
| JPS5837745A (ja) | デ−タ処理システム | |
| JPS5837578B2 (ja) | チヤネルソウチ | |
| JPH09223102A (ja) | ダイレクトメモリアクセスコントローラ | |
| JP2002312302A (ja) | 周辺装置 | |
| JP2723388B2 (ja) | プロセッサモジュールの内部バス制御方法及び情処理装置 | |
| JPS59146326A (ja) | チヤネル装置の制御方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPH01302448A (ja) | 情報処理装置 | |
| JPS61233854A (ja) | 診断制御方式 | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH02299048A (ja) | 転送制御方式 | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH04175927A (ja) | プログラムのパッチ方式 | |
| JPH01316851A (ja) | チャネル制御方式 | |
| JPH04316149A (ja) | 情報処理装置 | |
| JPS63231668A (ja) | 割込みキユ−制御方式 | |
| JPH0836542A (ja) | Ｄｍａコントローラ | |
| JPH04296959A (ja) | Ｄｍａ転送制御方式 | |
| JPH0443443A (ja) | 拡張記憶制御方式 | |
| JPH01245347A (ja) | インターフェース制御回路 |