JPS583379B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 （１）発明の利用分野 本発明は、半導体装置、さらに詳しくは配線を改良した
半導体装置に関する。

（２）従来技術 集積回路において集積規模の大きい、いわゆる大規模集
積回路においてはそれを構成する半導体素子間の配線数
が極めて増加する。

このように配線数が増加すると、配線相互の交叉数も増
加し各種の問題を生じる。

第１図は上記問題点の１例を説明するものであり、配線
１と複数個の配線が交叉する場合について示してある。

配線導体としては直列抵抗が小さいほど望ましいことは
言うまでもなく、したがつって配線はアルミニウム（Ａ
ｌ）などの金属導体を主体に行なわれる。

しかし、金属配線を設ける工程を一回に限定するとする
と、給電線など直列抵抗を特に小さくする必要性の高い
配線（ここでは１）を優先して金属導体とし、これと交
叉する他の配線については配線１の直下にない配線の一
部２ａ、２ａ’および２ｂ，２ｂ’は金属導体とし、配
線１の直下の部分は金属導体以外のたとえば拡散層ある
いは多結晶シリコンなどの非金属導体４ａ，４ｂを用い
ざるを得なくなる。

非金属導体４ａ，４ｂと金属導体２ａ〜２ｂ’との接続
は層間連絡孔３ａ〜３ｂ’によって行なわれる。

この際非金属導体４ａ，４ｂを形成する工程は、半導体
上の他の部分を形成する工程と同一の工程にて行われる
。

この場合拡散層などの面積抵抗はたとえばアルミニウム
の面積抵抗に比べ１００〜１０００倍と非常に大きいた
め，非金属導体２ａ〜２ｂ’の配線には非常に大きい直
列抵抗が挿入されることになり、２ａ〜２ｂ’が給電線
以外の信号配線としても配線による遅延時間が極めて大
きくなり、集積回路全体の動作スピードに非常に大きい
影響を与える。

この問題を避けるため通常は非金属導体４ａ４ｂの配線
幅を図示のごとく、金属導体部２ａ、２ａ’、２ｂ、２
ｂ’よりも大きくして直列抵抗の低減をはかるが、その
ためには交叉に要する幅Ｗが大きくなり、集積回路チッ
プの増大という好ましくない別の問題を生じる。

またさらには、交叉部の配線面積増大によって配線容量
が大きくなり、これにより雑音の発生もしくは信号伝播
の遅延が生じるという幣害も生じ、直列抵抗低減の効果
が有効に生かされなくなる。

（３）発明の目的 本発明の目的は、集積回路チップの面積および配線容量
を増大することなく、配線の交叉点で生じる直列抵抗を
低減した配線を有する半導体装置を提供するにある。

さらに詳しくは、本発明の目的は複数層の多結晶シリコ
ンを有効に活用して格別工程を増大せずに直列抵抗を低
減した配線を有する半導体装置を提供するにある。

（４）実施例 以下、本発明を実施例を参照して詳細に説明する。

第２図に本発明の実施例を示す。

１は金属体からなる配線であり、２ａ、２ａ’はこの金
属導体からなる配線１に交叉するための配線の一部であ
り、配線１と同じ金属導体からなり、かつ配線１が形成
される工程で同時に形成される。

この配線の部分２ａ、２ｂ’は層間連絡孔３ａ，３ａ′
によって、第１層目多結晶シリコン５および第２層目多
結晶シリコン６に接続されている。

同図Ｂは、第１図ＡのＡ−Ｂからみた断面構造を示して
いる。

同図では７シリコン基板、８，９１０は層間絶縁用のシ
リコン酸化膜であり、他は第１図において説明したもの
と同一である。

このように配線の交叉部に、多結晶シリコンからなる配
線部材を複数層設け、これを並列に接続することに本発
明の特徴がある。

さらに、本発明の半導体装置は、複数の多結晶シリコン
層を設けるために工程を格別増大せしめる必要がないと
きがある。

近年電界効果型トランジスタ（以下ＦＥＴとする）を用
いたＩトランジスタ／メモリセル型のメモリにおいては
、ＦＥＴを形成するにあたり、多結晶シリコンからなる
第１層，第２層のゲートを用い、かつ、このゲートを２
層に形成する方法が採用されており、このことは周知の
技術となっている。

そのようなメモリの説明は、例えばＣ，Ｎｏｒｍａｎ
Ａｈｌｑｕｉｓｔ他：Ａ１６３８４−Ｂｉｔ Ｄｙｎａ
ｍｉｃ ＲＡＭ（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆＳｏ
ｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ，ＳＣ
−１１，Ｎｏ．５Ｏｃｔｏｂｅｒ １９７６，ｐ５７０
−５７３に記載されている。

従って、このような半導体装置に本発明を適用した場合
、第１層のゲートを多結晶シリコンにて形成するときに
第２図Ｂの多結晶シリコン層５を同時に形成し、第１層
ゲート上に第１の層間絶縁層を形成するときに、第２図
Ｂの絶縁層９も同時に、かつ同一の部材で形成する。

その後、第２層のゲートを形成するときに第２図Ｂの第
２の多結晶シリコン６を同時に形成する。

その後，この第２層のゲート上に第２層間絶縁層を形成
するときに、同時にかつ同じ絶縁部材にて第２図Ｂの第
２の絶縁層９を形成する。

この後に同一の工程にて配線１、２ａ，２ａ’をＡｌに
て形成する。

本発明によれば、交叉部の実効的な直列抵抗は、従来技
術の約１／２になる。

したがって、所定の直列抵抗を得るには従米技術で必要
した配線幅の半分の配線幅でよく、またさらに、多結晶
シリコン５と６が重なっているために、配線容量もその
まま従来技術の半分となる。

本実施例の製造方法は、通常の製造方法と全く同一でよ
く、特別に製造工程を追加する必要は全くない。

以上述べたように本発明によれば，従来技術で問題とな
った、集積回路チップおよび配線容量の増加を米だすこ
となく、配線抵抗を従来の約半分に低減でき、集積回路
の性能を大幅に改善できる。

本発明の適用範囲は上記実施例の範囲に限定されるもの
でなく、たとえば、多結晶シリコンの使用層数がさらに
多い場合にもそのまま適用可能であり、また、配線用金
属導体としてはアルミニウム（Ａｌ）以外のたとえばタ
ングステン（Ｗ）、モリブデン（Ｍｏ）などでも使用可
能なことは言うまでもない。

【図面の簡単な説明】

第１図は従米技術、第２図は本発明の実施例を説明する
図である。 １，２ａ，２ａ’，２ｂ，２ｂ’−−−−−−配線用金
属導体．３ａ，３ａ’，３ｂ，３ｂ’−−−−−一層間
連絡孔、４ａ，４ｂ・・・・・・拡散層などの配線用非
金属導体、５，６・・・・・・多結晶シリコン、７・・
・・・シリコン基板、８，９，１０・・・・・・シリコ
ン酸化膜。

Claims (1)

1. 【特許請求の範囲】 １ 配線用の第１の導体と、上記第１の導体と交叉して
   設けられた配線用の第２の導体とを有する半導体装置に
   おいて、上記第２の導体のうち、上記第１の導体と交叉
   する部分は、上記第１の導体の導電度より低い導電度を
   有する複数の第２の導体層が積層して構成されているこ
   とを特徴とする半導体装置。 ２ 上記第２の導体層は多結晶シリコンであることを特
   徴とする特許請求の範囲第１項記載の半導体装置。