JPH04207053A - 半導体装置の配線構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置に間し、上下配線層間のコンタクト
の構造に関する。

［従来の技術］ 従来ダイナミック型ランダムアクセスメモリ装置（以下
、ＤＲＡＭという）のトランジスタのゲート材料として
ポリシリコンが用いられている。

しかしながらポリシリコンはアルミなどの金属と比べる
と、その抵抗値が非常に高く高速動作には不利である。

特にメモリセルを駆動するワード線は全長数ｍｍの長い
配線となり、ポリシリコンの配線では抵抗が大きくなり
すぎる。この点を改善するためにポリシリコンの従来の
ワード線上層部にアルミ配線を配し、ポリシリコン配線
とアルミ配線を数カ所で接続することにより、ワード線
の実質的な抵抗と低減する工夫がなされている。このポ
リシリコン配線とアルミ配線の接続は第４Ａ図。

第４Ｂ図に示されているようにポリシリコン配線１とア
ルミ配線３との間の層間絶縁膜６，７にコンタクトホー
ル８を形成し両配線１，３を接続している。しかしなが
ら、素子の高集積化は配線の多層化となり、配線層間す
なわち半導体装置の縦構造の段差がますます激しくなっ
てきた。その結果、ポリシリコン配線１とアルミ配線３
とのコンタクト部はアルミ配線３のステップカバレッジ
が悪くなり、アルミ配線３に断線が生じる可能性が大き
くなってきた。このアルミ配線３のステップカバレッジ
を改善する方法として、層間膜をテーバ状にエツチング
することが行われている。

また、コンタクトホール径が下層のゲートポリシリコン
配線の幅より大きいと、コンタクトホール形成時に層間
膜がエツチングされ、コンタクトホールが基板に達して
しまい、上層のアルミ配線を配したとき、アルミと基板
との間でショートを起こす。更に、コンタクトホール径
が上層のアルミ配線幅より大きいと、アルミ配線のエツ
チングのときゲートポリシリコン配線もエツチングされ
て、ゲートポリシリコン配線の断線を起こす。したがっ
て、コンタクトホールは両配線からはみ出さない様に設
計されなければならず、コンタクト部での目合わせ精度
に応じた余裕をもたせて線幅を決定している。

［発明が解決しようとする課題］ 前述のように従来のゲートポリシリコン配線とアルミ配
線のコンタクト部は、両配線間の段差の増加のためにア
ルミ配線のカバレッジが悪化し、電流密度が局所的に増
大するので、長期使用に対する信頼性が低いという問題
点を有する。特に、高集積化が進み配線ピッチが小さく
なると、カバレッジの悪化を防止するためのテーパーエ
ッチが充分に取りにくくなる。更にコンタクト部での配
線の線幅を増加しなければならないので、合わせ精度を
確保するため、配線ピッチをさらに縮少することができ
ないことから、コンタクト構造が半導体チップを大型化
させるという問題点もあった。

［課題を解決するための手段］ 本願発明の要旨は、絶縁体上に形成されたポリシリコン
の下層配線と、該下層配線を被い下層配線の一部を露出
するコンタクト孔を有する層間絶縁膜と、該層間絶縁膜
上に設けられコンタクト孔を介して下層配線に接続され
たアルミニウムの上層配線とを備え、上層配線と下層配
線とで単一の信号経路として機能する半導体装置の配線
構造において、上記コンタクト孔周辺の層間絶縁膜中に
中間ステージ配線体を設け上記下層配線と上層配線とを
中間ステージ配線体を介して接続したことである。

［発明の作用コ 上記中間ステージ配線体はコンタクト孔における段差を
減少させるので、上層配線体のカバレッジを改善する。

また、中間ステージ配線体は目合わせ誤差による層間絶
縁膜のエツチングを防止するので、コンタクト部の線幅
の増加を抑制する。

［実施例コ 次に本発明の実施例について図面を参照して具体的に説
明する。第１図、第２図（ａ）〜（ｃ）は本発明の第１
実施例を示しており、まずポリシリコン配線１を絶縁膜
（図示せず）上に形成する。

次に、第１層間膜すを成長させ、下層層間膜６にポリシ
リコン配線１とタングステンシリサイド配線部（ビット
線）用の中間ステージ（コネクタ）部となるところにコ
ンタクトホール４をあけ（第２図（ａ））、中間ステー
ジ配線体（コネクタ）２と他のタングステンシリサイド
配線（図示せず）を形成する。上層層間膜７とタングス
テンシリサイド配線層上に成長させ、次にタングステン
シリサイドの中間ステージ２とアルミ配線部とのコンタ
クトホール５をあける（第２図（ｂ））。最後に第２図
（Ｃ）に図示されているようにアルミ配線３を上層層間
膜７上に形成する。

このように、ポリシリコン配線１とアルミ配線３の中間
線層であるタングステンシリサイド用中間ステージ部の
コンタクト形成領域周辺にタングステンシリサイドの中
間ステージ配線体２を設けることで、両配線間の段差を
軽減することが可能となり、コンタクト形成が容易とな
る。尚、本実施例ではポリシリコン配線１、中間ステー
ジ配線体２、アルミ配線３はメモリセルを選択するワー
ド線として機能する。

第３図は本発明の第２実施例を示している。概略構成は
第１実施例と同一であり、既存の配線層であるタングス
テンシリサイド部に中間ステージを設けるため、新たに
配線層を設ける必要がなくホトレジスト工程は増えない
。また中間ステージにより段差が軽減されるため、コン
タクトホール径とアルミ配線とのマージンが縮小でき、
配線ピッチを小さくすることが可能となる。

［発明の効果コ 以上説明したように本発明はポリシリコンの下層配線と
アルミの上層配線のコンタクトをとる際、中間ステージ
配線体を設けたことにより、両配線間の段差を軽減する
ことができる。その結果、上層配線のカバレッジが改善
され、長期使用時の信頼性を向上させることができる。

また、コンタクト部の段差が分割されるので、各コンタ
クトは浅くなり、コンタクト形成時の目合わせ誤差も小
さくなる。したがって、集積度の向上により配線間隔が
縮少しても、半導体チップサイズの増加を抑制すること
かできる。

【図面の簡単な説明】

第１図は本発明の第１実施例のパターンを示す平面図、
第２図（ａ）〜（ｃ）は第１実施例の工程を示す断面図
、第３図は本発明の第２実施例を示す平面図、第４Ａ図
は従来のワード配線とアルミ配線のコンタクト部を示す
平面図、第４Ｂ図は従来のコンタクトを示す断面図であ
る。 １・・・・・・・ポリシリコン配線、 ２・・・・・・・タングステンシリサイド中間ステージ
（コネクタ）、 ３・・・・・・φ・アルミ配線、 ４・・・・・・ゲートポリシリコンタングステンシリサ
イドコンタクトホール、 ５・・・・・・・タングステンシリサイドアルミコンタ
クトホール、 ６・・・・・・・第１層間膜、 ７・・・・・・・第２層間膜、 ８・・・・・・・ゲートポリシリコンアルミコンタクト
ホール、 ９・・・・・・・・コンタクトホールアルミ配線マージ
ン。 特許出願人　　日本電気株式会社

Claims (2)

【特許請求の範囲】
1. （１）絶縁体上に形成されたポリシリコンの下層配線と
   、該下層配線を被い下層配線の一部を露出するコンタク
   ト孔を有する層間絶縁膜と、該層間絶縁膜上に設けられ
   コンタクト孔を介して下層配線に接続されたアルミニウ
   ムの上層配線とを備え、上層配線と下層配線とで単一の
   信号経路として機能する半導体装置の配線構造において
   、 上記コンタクト孔周辺の層間絶縁膜中に中間ステージ配
   線体を設け上記下層配線と上層配線とを中間ステージ配
   線体を介して接続したことを特徴とする半導体装置の配
   線構造。
2. （２）上記半導体装置はワード線とビット線に接続され
   たメモリセルを有する半導体メモリ装置であり、上記層
   間絶縁膜はビット線を挟持する下層絶縁膜と上層絶縁膜
   を有しており、上記中間ステージ配線体は下層絶縁膜上
   にビット線から絶縁されて設けられており、上記下層配
   線と中間ステージ配線体と上層配線とでワード線を構成
   する特許請求の範囲第１項記載の半導体装置の配線構造
   。