JPS5833293A - 電子楽器における節電装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はディジタル的に楽音を生成する電子楽ａｌＫ
おける節電装置に関する。

近年、電子楽器が非常に普及してきているが。

楽音生成回路をＬＳＩ（大規模集積回路）化し。

また電池駆動方式とした簡便な電子楽器も開発されてい
る。

ところで、特に上述した電池駆動式の電子楽器では、電
源をオンしたｔま長時間演奏せず放置しておくと無駄な
電力消費により電池の置傘が短がくなり、したがって電
油の交換回数が増えて煩雑−不経済となっていた。勿論
、このような事情は屋内配線の交流電源を利用する場合
も同様である。

この発明は上述した事情を背景にしてなされたもので、
その目的とするところは、簡単な構成により、楽音が生
成放音されていない無音状態な検出して電源をオフする
ようにし、これにより無駄な電力消費を防止するように
した電子楽器における節電装置を提供することである。

以下９図面を参照してこの発明の各種実施例を説明する
。第１図および第２図は第１実施例を示す、第１図にお
いて、ＣＰＵ（中央処ｍ装置）ｌは電子楽器の全動作を
制御する回路であり、その詳細については説明を省略す
る。このＣＰＵＩにはキーボード（図示時）からの中−
スイッチ情報（即ち、音階情報）が入力し、Ｃ１ＬＫ応
じてＣＰＵ１はキーオンされた鍵の楽音を生成させるに
必要な、エンペロー１制御命令、音階制御命令等から成
る制御命令Ａを出力し、Ｌ８Ｉ（大規模集積回路）Ｃ１
に与える。ＬａＩ３は第２図に示す楽音生成回路１１人
１節電回路ＩＢを含むもので、上記制御命令にしたがっ
て楽音を生成し、音響システム８に与え、また楽音が生
成放音されていない無音状態が所定時間継続したことを
検出してその検出信号（無音信号Ｂ）をＣＰＵＩに与え
る各動作を実行する。

ＣＰＵＩは上記無音信号Ｂに対してパワーダウン信号Ｃ
を出力し、抵抗Ｒを介しＰＮＰ）ランジスタ４のペース
端子に印加している。このトランジスタ４のエンツタ端
子極は電池６の正極に接続され、ｔたコレクタ端子はＬ
８Ｉ！および音響システム畠の各正電源端子ＶＤＤＫ接
続されている。

Ｉ！に上記Ｌ８Ｉｇ、音響システム８の各負電源端子Ｇ
ＮＤ、電池６の負極は共に接地されている。

而して上記パワーダウン信号Ｃは、無音状態が検出され
るとその都度＠０”レベルの信号として出力され、ｔた
キーオンと共に＠ｌ”レベルに復帰され、これに応じて
パワーダウン信号Ｃが′０”レベルのとき電池器の電源
はオフされ、また”１”レベルのときオンされる。

音響システム８はＤ／Ａ　（ディジタル／アナログ）変
換器、アンプ等を有し、ＬａＩ３からのディジタル量の
楽音信号をアナログ信号に変換、増幅する。そしてその
出力はスピーカ６から放音される。

次に第２図によりＬ８Ｉｇの構成を具体的に説明する。

楽音生成回路２人はエンベロープ信号発生回路１０．楽
音波形信号発生回路１１および合成部１２から成ってい
る。上記エンベロープ信号発生同ｊ３１０にはＣＰ　Ｕ
　１からのエンペローブ制御指令が入力し、これに応じ
てＡＤ８Ｒ（アタック、ティケイ、サスディン、リリー
ス）のエンペローブ信号を作成し１合成部１２へ与える
。また楽音波形信号発生回路１１にはＣＰＵＩから音階
制御指令が入力し、これに応じて対応するＩＮ数の楽音
波形信号を作成し１合成部１ｇへ与える。

合成部１２は乗算器を有し、上記エンペローブ信号と楽
音波形信号とを乗算することにより合成してその合成出
力を上記Ｄ／Ａ変換器へ送出する。

一方１節電回路２Ｂはノアゲート１８．シフトレジスタ
１４およびアンドゲート１６から成っている。而してノ
アゲート１８には上記合成部１２の合成出力が入力し、
ｔたノアゲー）１８の出力はシフトレジスタ１４に入力
している。このシフトレジスタ１４はサンプリングクロ
ックＣＬＫにより騒動され、上述した所定時間無音状態
を検出するに必要な容量を有する。即ち１合成部１２か
らオール＠０”のデータが出力することは、波形が経時
的に変化している場合も生じる為、このオール＠０″の
データが複数のサンプリングクロック時間継続すること
により、無音状態を検出するものである。そしてシフト
レジスタ１４の各ビット出力は共にアントゲ−）１５に
与えられ、またアンドゲート１５出力が上記無音信号Ｂ
となっている。

次に第４図を参照して上記第１実施例の動作を説明する
・電源スィッチをオンし、演奏を行っているときには、
キーボードからのキースイッチ情報がＣＰＵＩに入力し
、これに応じてＣＰＵＩはエンベロープ制御命令、音階
制御命令等の制御命令Ａを出力し、Ｌ８Ｉ　ｇのエンベ
ロープ信号発生回路１０．楽音波形信号発生回路１１へ
夫々与える。したがってエンベロープ信号発生回路１０
は操作鍵のオン、オフに応じたエンペローブ信号を作成
し、ｔた楽音波形信号発生回路１１は対応した周波数の
楽音波形信号を作成し、夫々合成部１２へ与える０合成
１１ｓ１１は入力したエンベロープ信号および楽音波形
信号を合成し、その合成出力を音響システム８内のＤ／
Ａ変換器および節電回路２Ｂ内のノアゲート１８へ与え
る。Ｄ／Ａ変換器は入力信号をアナログ信号に変換して
アンプへ与え、Ｃの結果、増幅されたアナ四グ量の楽音
信号がスピーカ６から楽音として放音される。

一方、上述のようにして鍵がオンされ、１またオフ後に
おいてもエンベロープ信号がオール＠ｌＯ”のデータと
なるまでは合成５１１１からの合成出力はオール＠　＠
　＃データではない、このため節電回路２Ｂ内のノアゲ
ート１８出力は＠Ｏ”であり。

したがってシフトレジスタ１４の各ビット出力と４１０
”であり、その結果アンドゲート１６出力。

即ち、無音信号Ｂ＆ｔ″Ｏ”である、この無音信号Ｂ４
ｔＣＰＵｔに与えられ、これに応じてＣＰＵ１は１１”
レベルのパワーダウン信号Ｃを出力し。

トランジスタ４ｖオ／状態としている。このためＬ８Ｉ
　２　、音響システム８には共に電池６の電源出力が電
源端子ＶＤＤへ与えられ、ノ（ワーオンの状態となって
いる。

第４図において、制御命令人をＴ）　Ａ　Ｔ人と示す期
間は、楽音生成が実行中であることを示している。

操作鍵がオフされ（複数の鍵が操作されている場合には
すべての鍵がオフされ）だのち、そのエンベロープ信号
がオール＠Ｏ”となると、その時点からノアゲート１８
出力が＠ｌ”となり、シフトレジスタ１４へ入力する。

そして、サンプリングクロックＣＬＫがシフトレジスタ
１４の容量分出力するまで、アントゲ−）１５出力は＠
Ｏ″であり、即ち、無音信号Ｂは＠Ｏ”である、そして
。

無音状態がこのアンドゲート１６で検出されると無音信
号Ｂが＠ｌＩＩとなる。これに応じて第４図に示すよう
に、ＣＰＵ１は次いでパワーダウン信号Ｃｔｔ＠Ｏ″レ
ベルへ反転し、トランジスタ４をオフ状態とする。この
ためＬ　Ｓ　Ｉ　ｇ　Ｉ音響システム８へは電池６の電
源が供給されず、パワーオフ状−となる・ 乙の場合、勿論、ＣＰＵＩは楽音生成のための制御命令
Ａ（ＤＡＴＡ）を出力せず、したがっていまの無音状態
を第４図においてＮＯＮ　　０Ｐ（ＮＯＮ　　０ＰＢＲ
ＡＴＩＯＮ）として示している。

上記無音状態においである鍵がオンされると。

そのキースイッチ情報がＣＰＵＩに与えられ、これに応
じてＣＰＵＩはパワーダウン信号ＣをＩＩＩＩｌレベル
に反転出力し、トランジスタ４をオン状態とする。した
がう−でキーオンと共にＬａＩ３．音響システム８に対
し電源が供給され、楽音生成のための制御命令Ａ（ＤＡ
ＴＡ）がＣＰＵＩから出力される。このため操作鍵に対
する楽音の生成動作が開始し１合成部１２出力がオール
＠Ｏ”のデータではなくなって無音信号Ｂも＠Ｏ”レベ
ルへ反転する。（第４図参照） ・　以後は同様にして９合成部１２出力がオール１０”
のデータとなってから無音状態を検出され、パワーオフ
状態が設定される。また何れかの鍵がオンされると直ち
にパワーオン状態が設定され、楽音生成が開始される動
作が繰返される。

第８図は第２実施例のＬＳＩ！の構成を示す。

この第３実施例ではエンベロープ信号がオール１０″デ
ータとなったことを検出Ｅ、て無音状態を検出し。

無音信号Ｂを作成するものであり２回路構成は節電回路
ＩＢがＷ１１実施例と異りているなかは第１実施例と同
一である。したがって第１実施例と同一部分には同一番
号を付し、その説明を省略する。

即ち、エンベロープ信号発生回路１０からのエンベロー
プ信号が節電図４１３２Ｂ内のノアゲー）　１６に入力
し、ノアゲート１６の出力が無音信号ＢとなってＣＰＵ
Ｉへ与えられる。

エンベロープ信号はキーオフ後、リリース状態が終了す
るとオール＠ｔｏｌｌデータとなり、この時点から無音
信号Ｂが＠１”レベルに反転する。そしてこれに応じて
ＣＰＵＩはパワーダウン信号Ｃを１０”レベルとし、パ
ワーオフ状態が設定サレる。

この第２実施例の動作は上述したことから自明であるの
で省略するが、第４図のタイムチャートに示す動作が第
１実施例同様に実行される。

尚、上記実施例の各回路を時分割処理動作せしめた場合
、複数の同時操作鍵に対する楽音を同時生成可能となる
が、この場合には、上記第１実施例にあっては１合成部
１２では時分割処理チャンネルの各チャンネルの累算デ
ータを得てノアゲー）１８に与えればよ＜、また上記第
２実施例にあっテハ、各チャンネルのエンベロープデー
タを累算してノアゲート１６に与えればよい。

また、第真、第２実施例における楽音生成回路２人を複
数個設けて和音演奏を行うようにした電子楽器において
は、各楽音生成回路２人の合成部１２の出力あるいはエ
ンペループ信号発生回路１０の出力を累算した結果に基
づき無音状態を設定するようにすれば良い。

更ＫＬ８Ｉが０ＭＯ８）ランジスタにより構成されてい
る場合、無音信号Ｂが＠１ｍレベルに反転したとき発振
器の動作を停止して各回路を駆動するクロックの発生を
停止し、実質的なパワーオフ状態となるようにしてもよ
い。

また鍵盤楽器以外の電子楽器に対しても本発明を適用可
能であり、芝にメモリ内に曲をプリセットして自動演奏
を行う装置であってもよく、その他１本弗明の要旨を逸
脱しない範囲内で種々変形可能である。

この発明は以上説明したように、楽音が生成放音されて
いない無音状態を検出して電源をオフするようにした電
子楽器における節電装置を提供したから、演奏されずに
いるときの無駄な電力の消費を大幅に防止でき、特に電
池駆動式の電子楽器では電池の交換回数が減って経済的
であるはか煩雑さがなくなる利点がめる。ｔた２回路構
成が簡単であり、何らコストアップになることもない利
点もある。

【図面の簡単な説明】

第１図および第２図はこの発明の第１実施例を示し、第
１図は全体の回路ブロック図、第２図はＬａｌｆｆ１内
の詳細回路図、第８図は第８実施例におけるＬ８Ｉ！内
の詳細回路図、第４図は上記両実施例の動作を説明する
タイムチャートである。 ｌ・・・ＣＰＵ、２・・・Ｌ８Ｉ、８・・・音響システ
ム。 ４・・・トランジスタ、６・・・電池、！！Ａ・・・楽
音生成回路、２Ｂ・・・節電回路、１０・・・エンベロ
ープ信号発生回路、１１・・・楽音波形信号発生回路、
１２・・・合成部、１８・・・ノアゲート、１４・・・
シフトレジスタ。 １６・・・アンドゲート、１６・・・ノアゲート。 特許出願人 カシオ計算機株式会社 第３ＷＡ １０ 第４図 ハｏ１７−グ’ｙｙｍｒ％　ｃ　　、、”。

Claims (1)

1. 【特許請求の範囲】 （１）音階情報を集音生成回路に入力して該楽音生成回
   路により当該楽音をディジタル的に生成し。 且つ生ｉ！ｔｓ音をディジタルアナログ変換器、アンプ
   およびスピーカを介し放音する電子楽器において、上記
   スピーカから楽音が放音されない無音状態を検出する無
   音状態検出手段と、この無音状態検出手段の検出出力に
   よりて電源回路のオン、オフ制御を行う電源制御手段と
   をＪ４ｃｆＲシていることを特徴とする電子祭器におけ
   る節電装置。 （２）上巳無音状０検出手段が、上記楽音生成回路から
   出力して上記ディジタル／アナログＲ換（締へ入力する
   入力信号が上記所定時間オール＠Ｏ”データであること
   を検出する手段を有することを特徴とする特許請求の範
   囲第１填記載の電子楽Ｐくにおける節電装置。 （８）上記無音状態検出手段が、上記楽音生成回路内の
   エンベローブ信号発生回路が出力するエンペローブ信号
   がオール＠０″データであることを検出する手段を有す
   ることを特徴とする特許請求の範囲第１ＪＪ記戦の電子
   楽器における節電装置。