JPS6255792B2 - - Google Patents
Info
- Publication number
- JPS6255792B2 JPS6255792B2 JP56130877A JP13087781A JPS6255792B2 JP S6255792 B2 JPS6255792 B2 JP S6255792B2 JP 56130877 A JP56130877 A JP 56130877A JP 13087781 A JP13087781 A JP 13087781A JP S6255792 B2 JPS6255792 B2 JP S6255792B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- circuit
- musical tone
- envelope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000004044 response Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/002—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof
- G10H7/004—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof with one or more auxiliary processor in addition to the main processing unit
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデイジタル的に楽音を生成する電子
楽器における節電装置に関する。
楽器における節電装置に関する。
近年、電子楽器が非常に普及してきているが、
楽音生成回路をLSI（大規模集積回路）化し、ま
た電池駆動方式とした簡便な電子楽器も開発され
ている。
楽音生成回路をLSI（大規模集積回路）化し、ま
た電池駆動方式とした簡便な電子楽器も開発され
ている。
ところで、特に上述した電池駆動式の電子楽器
では、電源をオンしたまま長時間演奏せず放置し
ておくと無駄な電力消費により電池の寿命が短か
くなり、したがつて電池の交換回数が増えて煩
雑、不経済となつていた。勿論、このような事情
は屋内配線の交流電源を利用する場合も同様であ
る。この種従来技術を改善すべくなされたものと
して、実開昭50−50026号公報に開示の技術があ
る。この先行技術にあつては、スピーカに与えら
れる楽音信号の有無を判断し、消音時から所定時
間経過後、電源供給を自動的にしや断して、パワ
ーセーブを行つている。
では、電源をオンしたまま長時間演奏せず放置し
ておくと無駄な電力消費により電池の寿命が短か
くなり、したがつて電池の交換回数が増えて煩
雑、不経済となつていた。勿論、このような事情
は屋内配線の交流電源を利用する場合も同様であ
る。この種従来技術を改善すべくなされたものと
して、実開昭50−50026号公報に開示の技術があ
る。この先行技術にあつては、スピーカに与えら
れる楽音信号の有無を判断し、消音時から所定時
間経過後、電源供給を自動的にしや断して、パワ
ーセーブを行つている。
しかし、この先行技術では、消音時から電源し
や断までの所定時間、楽音発生回路に対しパワー
供給がなされるため、まだ不必要な電源消費があ
り、その時間が長いと無駄がふえる。逆に、短か
すぎると、操作しようとしても自動的に電源しや
断状態となつていて演奏ができなくなつてしまつ
たりする。
や断までの所定時間、楽音発生回路に対しパワー
供給がなされるため、まだ不必要な電源消費があ
り、その時間が長いと無駄がふえる。逆に、短か
すぎると、操作しようとしても自動的に電源しや
断状態となつていて演奏ができなくなつてしまつ
たりする。
このように、この先行技術にあつてもまだ不十
分な改善しかなされていない。
分な改善しかなされていない。
この発明は上述した事情を背景にしてなされた
もので、その目的とするところは、簡単な構成に
より、楽音が生成放音されていない無音状態を検
出して、楽音生成回路ならびに音響システムに対
する電源回路をオフし、発音をするための音階情
報が与えられると上記電源回路をオンするように
して、これにより無駄な電力消費を防止するよう
にした電子楽器における節電装置を提供すること
である。
もので、その目的とするところは、簡単な構成に
より、楽音が生成放音されていない無音状態を検
出して、楽音生成回路ならびに音響システムに対
する電源回路をオフし、発音をするための音階情
報が与えられると上記電源回路をオンするように
して、これにより無駄な電力消費を防止するよう
にした電子楽器における節電装置を提供すること
である。
以下、図面を参照してこの発明の各種実施例を
説明する。第１図および第２図は第１実施例を示
す。第１図において、CPU（中央処理装置）１
は電子楽器の全動作を制御する回路であり、その
詳細については説明を省略する。このCPU１に
はキーボード１Ａからのキースイツチ情報（即
ち、音階情報）が、CPU１から供給されるスキ
ヤン信号に応じて入力し、これに応じてCPU１
は、キーオンされた鍵の楽音を生成させるに必要
な、エンベロープ制御命令、音階制御命令等から
成る制御命令Ａを出力し、LSI（大規模集積回
路）２に与える。LSI２は、第２図に示す楽音生
成回路２Ａ、節電回路２Ｂを含むもので、この
LSI２は上記制御命令Ａにしたがつてデイジタル
楽音信号を生成し、音響システム３に与え、また
楽音が生成放音されていない無音状態が所定時間
継続したことを検出してその検出信号（無音信号
Ｂ）をCPU１に与える各動作を実行する。
説明する。第１図および第２図は第１実施例を示
す。第１図において、CPU（中央処理装置）１
は電子楽器の全動作を制御する回路であり、その
詳細については説明を省略する。このCPU１に
はキーボード１Ａからのキースイツチ情報（即
ち、音階情報）が、CPU１から供給されるスキ
ヤン信号に応じて入力し、これに応じてCPU１
は、キーオンされた鍵の楽音を生成させるに必要
な、エンベロープ制御命令、音階制御命令等から
成る制御命令Ａを出力し、LSI（大規模集積回
路）２に与える。LSI２は、第２図に示す楽音生
成回路２Ａ、節電回路２Ｂを含むもので、この
LSI２は上記制御命令Ａにしたがつてデイジタル
楽音信号を生成し、音響システム３に与え、また
楽音が生成放音されていない無音状態が所定時間
継続したことを検出してその検出信号（無音信号
Ｂ）をCPU１に与える各動作を実行する。
CPU１は上記無音信号Ｂに対してパワーダウ
ン信号Ｃを出力し、抵抗Ｒを介しNPNトランジ
スタ４のベース端子に印加している。このトラン
ジスタ４のコレクタ端子は電池５の正極に持続さ
れ、またエミツタ端子はLSI２および音響システ
ム３の各正電源端子VDDに接続されている。更
に上記LSI２、音響システム３の各負電源端子
GND、電池５の負極は共に接地されている。
ン信号Ｃを出力し、抵抗Ｒを介しNPNトランジ
スタ４のベース端子に印加している。このトラン
ジスタ４のコレクタ端子は電池５の正極に持続さ
れ、またエミツタ端子はLSI２および音響システ
ム３の各正電源端子VDDに接続されている。更
に上記LSI２、音響システム３の各負電源端子
GND、電池５の負極は共に接地されている。
而して上記無音信号Ｂは、無音状態が検出され
るとその都度“１”レベルの信号として出力さ
れ、またキーオンと共に“０”レベルに復帰さ
れ、これに応じてパワーダウン信号Ｃが“０”レ
ベルのとき電池５の電源、、すなわちトランジス
タ４はオフされ、また“１”レベルのときオンさ
れる。
るとその都度“１”レベルの信号として出力さ
れ、またキーオンと共に“０”レベルに復帰さ
れ、これに応じてパワーダウン信号Ｃが“０”レ
ベルのとき電池５の電源、、すなわちトランジス
タ４はオフされ、また“１”レベルのときオンさ
れる。
音響システム３はＤ／Ａ（デイジタル／アナロ
グ）変換器、アンプ等を有し、LSI２からのデイ
ジタル量のデイジタル楽音信号をアナログ信号に
変換、増幅する。そしてその出力はスピーカ６か
ら放音される。
グ）変換器、アンプ等を有し、LSI２からのデイ
ジタル量のデイジタル楽音信号をアナログ信号に
変換、増幅する。そしてその出力はスピーカ６か
ら放音される。
次に、第２図によりLSI２の構成を具体的に説
明する。楽音生成回路２Ａはエンベロープ信号発
生回路１０、楽音波形信号発生回路１１および合
成部１２から成つている。上記エンベロープ信号
発生回路１０にはCPU１からのエンベロープ制
御命令が入力し、これに応じてADSR（アタツ
ク、デイケイ、サステイン、リリース）のエンベ
ロープ信号を作成し、合成部１２へ与える。また
楽音波形信号発生回路１１にはCPU１から音階
制御命令が入力し、これに応じて対応する周波数
の楽音波形信号を作成し、合成部１２へ与える。
合成部１２は乗算器を有し、上記エンベロープ信
号と楽音波形信号とを乗算することにより合成し
て、その合成出力を上記Ｄ／Ａ変換器へ送出す
る。
明する。楽音生成回路２Ａはエンベロープ信号発
生回路１０、楽音波形信号発生回路１１および合
成部１２から成つている。上記エンベロープ信号
発生回路１０にはCPU１からのエンベロープ制
御命令が入力し、これに応じてADSR（アタツ
ク、デイケイ、サステイン、リリース）のエンベ
ロープ信号を作成し、合成部１２へ与える。また
楽音波形信号発生回路１１にはCPU１から音階
制御命令が入力し、これに応じて対応する周波数
の楽音波形信号を作成し、合成部１２へ与える。
合成部１２は乗算器を有し、上記エンベロープ信
号と楽音波形信号とを乗算することにより合成し
て、その合成出力を上記Ｄ／Ａ変換器へ送出す
る。
一方、節電回路２Ｂは、ノアゲート１３、シフ
トレジスタ１４およびアンドゲート１５から成つ
ている。而してノアゲート１３には上記合成部１
２の合成出力が入力し、またノアゲート１３の出
力はシフトレジスタ１４の先頭ビツト位置に入力
している。このシフトレジスタ１４は、LSI２中
に設けられた図示しないクロツク発生器からのサ
ンプリングクロツクCLKにより駆動され、上述
した所定時間無音状態を検出するに必要なビツト
容量を有する。即ち、合成部１２からオール
“０”のデータが出力することは、楽音波形が経
時的に変化してゼロ点をクロスする場合にも生じ
る為、このオール“０”のデータが複数のサンプ
リングクロツク時間継続することにより、無音状
態を検出するものである。そしてシフトレジスタ
１４の各ビツト出力は共にアンドゲート１５に与
えられ、またアンドゲート１５出力が上記無音信
号Ｂとなつている。
トレジスタ１４およびアンドゲート１５から成つ
ている。而してノアゲート１３には上記合成部１
２の合成出力が入力し、またノアゲート１３の出
力はシフトレジスタ１４の先頭ビツト位置に入力
している。このシフトレジスタ１４は、LSI２中
に設けられた図示しないクロツク発生器からのサ
ンプリングクロツクCLKにより駆動され、上述
した所定時間無音状態を検出するに必要なビツト
容量を有する。即ち、合成部１２からオール
“０”のデータが出力することは、楽音波形が経
時的に変化してゼロ点をクロスする場合にも生じ
る為、このオール“０”のデータが複数のサンプ
リングクロツク時間継続することにより、無音状
態を検出するものである。そしてシフトレジスタ
１４の各ビツト出力は共にアンドゲート１５に与
えられ、またアンドゲート１５出力が上記無音信
号Ｂとなつている。
次に第４図ａ〜ｃを参照して上記第１実施例の
動作を説明する。電源スイツチ５ａをオンし、演
奏を行つているときには、キーボード１Ａからの
キースイツチ情報がCPU１に入力し、これに応
じてCPU１はエンベロープ制御命令、音階制御
命令等の制御命令Ａを出力し、LSI２のエンベロ
ープ信号発生回路１０、楽音波形信号発生回路１
１へ夫々与える。したがつて、エンベロープ信号
発生回路１０は操作鍵のオン、オフに応じたエン
ベロープ信号を作成し、また楽音波形信号発生回
路１１は対応した周波数の楽音波形信号を作成
し、夫々合成部１２へ与える。合成部１２は入力
したエンベロープ信号および楽音波形信号を合成
し、その合成出力を音響システム３内のＤ／Ａ変
換器および節電回路２Ｂ内のノアゲート１３へ与
える。Ｄ／Ａ変換器は入力信号をアナログ信号に
変換してアンプへ与え、この結果、増幅されたア
ナログ量の楽音信号がスピーカ６から楽音として
放音される。この期間は、第４図ａ中の例えば
「DATAI」の期間である。
動作を説明する。電源スイツチ５ａをオンし、演
奏を行つているときには、キーボード１Ａからの
キースイツチ情報がCPU１に入力し、これに応
じてCPU１はエンベロープ制御命令、音階制御
命令等の制御命令Ａを出力し、LSI２のエンベロ
ープ信号発生回路１０、楽音波形信号発生回路１
１へ夫々与える。したがつて、エンベロープ信号
発生回路１０は操作鍵のオン、オフに応じたエン
ベロープ信号を作成し、また楽音波形信号発生回
路１１は対応した周波数の楽音波形信号を作成
し、夫々合成部１２へ与える。合成部１２は入力
したエンベロープ信号および楽音波形信号を合成
し、その合成出力を音響システム３内のＤ／Ａ変
換器および節電回路２Ｂ内のノアゲート１３へ与
える。Ｄ／Ａ変換器は入力信号をアナログ信号に
変換してアンプへ与え、この結果、増幅されたア
ナログ量の楽音信号がスピーカ６から楽音として
放音される。この期間は、第４図ａ中の例えば
「DATAI」の期間である。
一方、上述のようにして鍵がオンされ、またオ
フ後においてもエンベロープ信号がオール“０”
のデータとなるまでは合成部１２からの合成出力
はオール“０”データではない。このため節電回
路２Ｂ内のノアゲート１３出力は“０”であり、
したがつてシフトレジスタ１４の各ビツト出力と
も“０”であり、その結果アンドゲート１５出
力、即ち、無音信号Ｂは“０”である。この無音
信号ＢはCPU１に与えられ、これに応じてCPU
１は“１”レベルのパワーダウン信号Ｃを出力
し、トランジスタ４をオン状態としている。この
ためLSI２、音響システム３には共に電池５の電
源出力が電源端子VDDへ与えられ、パワーオン
の状態となつている。
フ後においてもエンベロープ信号がオール“０”
のデータとなるまでは合成部１２からの合成出力
はオール“０”データではない。このため節電回
路２Ｂ内のノアゲート１３出力は“０”であり、
したがつてシフトレジスタ１４の各ビツト出力と
も“０”であり、その結果アンドゲート１５出
力、即ち、無音信号Ｂは“０”である。この無音
信号ＢはCPU１に与えられ、これに応じてCPU
１は“１”レベルのパワーダウン信号Ｃを出力
し、トランジスタ４をオン状態としている。この
ためLSI２、音響システム３には共に電池５の電
源出力が電源端子VDDへ与えられ、パワーオン
の状態となつている。
第４図ａ〜ｃにおいて、制御命令ＡをDATA
を示す期間は、制御命令ＡがCPU１からLSI２へ
供給されていることを示し、NON OPERATION
期間は、それ以外の期間を示す。
を示す期間は、制御命令ＡがCPU１からLSI２へ
供給されていることを示し、NON OPERATION
期間は、それ以外の期間を示す。
操作鍵がオフされ（複数の鍵が操作されている
場合にはすべての鍵がオフされ）たのち、何らの
キー操作がないと、そのエンベロープ信号がゼロ
クロス点に達してオール“０”となる。その時点
からノアゲート１３出力が“１”となり、これが
シフトレジスタ１４へ入力し、先頭ビツトは
“１”となる。しかし、サンプリングクロツク
CLKがシフトレジスタ１４のビツト容量分出力
するまで、アンドゲート１５出力は“０”であ
る。即ち、無音信号Ｂは“０”である。そして、
シフトレジスタ１４の全ビツトが“１”となる
と、無音状態がこのアンドゲート１５で検出さ
れ、無音信号Ｂが“１”となる。制御命令Ａが消
失して（DATAIの終了）から無音信号Ｂが
“１”になるまでの期間T1は、エンベロープのサ
ステイン、リリース期間およびシフトレジスタ１
４のビツト容量によつて決定される。これに応じ
て第４図ｃに示すように、CPU１は次いで僅か
の遅れT2をもつてパワーダウン信号Ｃを“０”
レベルへ反転し、トランジスタ４をオフ状態とす
る。このためLSI２、音響システム３へは電池５
の電源が供給されず、パワーオフ状態となる。
場合にはすべての鍵がオフされ）たのち、何らの
キー操作がないと、そのエンベロープ信号がゼロ
クロス点に達してオール“０”となる。その時点
からノアゲート１３出力が“１”となり、これが
シフトレジスタ１４へ入力し、先頭ビツトは
“１”となる。しかし、サンプリングクロツク
CLKがシフトレジスタ１４のビツト容量分出力
するまで、アンドゲート１５出力は“０”であ
る。即ち、無音信号Ｂは“０”である。そして、
シフトレジスタ１４の全ビツトが“１”となる
と、無音状態がこのアンドゲート１５で検出さ
れ、無音信号Ｂが“１”となる。制御命令Ａが消
失して（DATAIの終了）から無音信号Ｂが
“１”になるまでの期間T1は、エンベロープのサ
ステイン、リリース期間およびシフトレジスタ１
４のビツト容量によつて決定される。これに応じ
て第４図ｃに示すように、CPU１は次いで僅か
の遅れT2をもつてパワーダウン信号Ｃを“０”
レベルへ反転し、トランジスタ４をオフ状態とす
る。このためLSI２、音響システム３へは電池５
の電源が供給されず、パワーオフ状態となる。
この場合、勿論、CPU１は楽音生成のための
制御命令Ａ（DATA）を出力せず、したがつて
いまの無音状態を第４図においてNON、OP
（NON OPERATION）として示している。な
お、説明するまでもなくこのCPU１は電源スイ
ツチ５ａがオン状態である限りにおいてパワーが
供給され（図面には示していない。）、動作状態に
あり、次のキーボード１Ａの操作を検知すべくス
キヤンキング処理を行つている。
制御命令Ａ（DATA）を出力せず、したがつて
いまの無音状態を第４図においてNON、OP
（NON OPERATION）として示している。な
お、説明するまでもなくこのCPU１は電源スイ
ツチ５ａがオン状態である限りにおいてパワーが
供給され（図面には示していない。）、動作状態に
あり、次のキーボード１Ａの操作を検知すべくス
キヤンキング処理を行つている。
上記無音状態において、キーボード１Ａ中のあ
る鍵がオンされると、CPU１からのスキヤン信
号に応じたそのキースイツチ情報がCPU１に与
えられ、これに応じてCPU１はパワーダウン信
号Ｃを“１”レベルに反転出力し、トランジスタ
４をオン状態とする。したがつて、キーオンと共
に直ちにLSI２、音響システム３に対し電源が供
給され、所定時間T3の遅れをもつて楽音生成の
ための制御命令Ａ（DATA）がCPU１から出力
される。このため操作鍵に対する楽音の生成動作
が開始し、合成部１２出力がオール“０”のデー
タではなくなつてノアゲート１３の出力が“０”
となり、無音信号ＢもDATAの開始と略同時
に“０”レベルへ反転する（第４図参照）。
る鍵がオンされると、CPU１からのスキヤン信
号に応じたそのキースイツチ情報がCPU１に与
えられ、これに応じてCPU１はパワーダウン信
号Ｃを“１”レベルに反転出力し、トランジスタ
４をオン状態とする。したがつて、キーオンと共
に直ちにLSI２、音響システム３に対し電源が供
給され、所定時間T3の遅れをもつて楽音生成の
ための制御命令Ａ（DATA）がCPU１から出力
される。このため操作鍵に対する楽音の生成動作
が開始し、合成部１２出力がオール“０”のデー
タではなくなつてノアゲート１３の出力が“０”
となり、無音信号ＢもDATAの開始と略同時
に“０”レベルへ反転する（第４図参照）。
以後は同様にして、合成部１２出力がオール
“０”のデータとなつてから無音状態を検出さ
れ、パワーオフ状態が設定される。また何れかの
鍵がオンされると直ちにパワーオン状態が設定さ
れ、楽音生成が開始される動作が操返される。
“０”のデータとなつてから無音状態を検出さ
れ、パワーオフ状態が設定される。また何れかの
鍵がオンされると直ちにパワーオン状態が設定さ
れ、楽音生成が開始される動作が操返される。
第３図は第２実施例のLSI２の構成を示す。こ
の第２実施例では、楽音生成回路２Ａ中において
エンベロープ信号がオール“０”データとなつた
ことを節電回路２Ｂで検出して無音状態を検出
し、無音信号Ｂを作成するものであり、その回路
構成は節電回路２Ｂが第１実施例と異つているほ
かは第１実施例と同一である。したがつて、第１
実施例の場合と同一部分には同一番号を付し、そ
の説明を省略する。
の第２実施例では、楽音生成回路２Ａ中において
エンベロープ信号がオール“０”データとなつた
ことを節電回路２Ｂで検出して無音状態を検出
し、無音信号Ｂを作成するものであり、その回路
構成は節電回路２Ｂが第１実施例と異つているほ
かは第１実施例と同一である。したがつて、第１
実施例の場合と同一部分には同一番号を付し、そ
の説明を省略する。
即ち、エンベロープ信号発生回路１０からのエ
ンベローブ信号が節電回路２Ｂ内のノアゲート１
６に入力し、ノアゲート１６の出力が無音信号Ｂ
となつてCPU１へ与えられる。
ンベローブ信号が節電回路２Ｂ内のノアゲート１
６に入力し、ノアゲート１６の出力が無音信号Ｂ
となつてCPU１へ与えられる。
エンベロープ信号はキーオフ後、リリース状態
が終了するとオール“０”データとなり、この時
点から直ちに無音信号Ｂが“１”レベルに反転す
る。この実施例の場合、シフトレジスタを設けて
いないので、その分だけ早くCPU１はパワーダ
ウン信号Ｃを“０”レベルとし、パワーオフ状態
が設定される。
が終了するとオール“０”データとなり、この時
点から直ちに無音信号Ｂが“１”レベルに反転す
る。この実施例の場合、シフトレジスタを設けて
いないので、その分だけ早くCPU１はパワーダ
ウン信号Ｃを“０”レベルとし、パワーオフ状態
が設定される。
この第２実施例の動作は上述したことから自明
であるので省略するが、第４図のタイムチヤート
に示す動作が第１実施例同様に実行される。
であるので省略するが、第４図のタイムチヤート
に示す動作が第１実施例同様に実行される。
尚、上記実施例の各回路を時分割処理動作せし
めた場合、複数の同時操作鍵に対する楽音を同時
生成可能となるが、この場合には、上記第１実施
例にあつては、合成部１２では時分割処理チヤン
ネルの各チヤンネルの累算データを得てノアゲー
ト１３に与えればよく、また上記第２実施例にあ
つては、各チヤンネルのエンベロープデータを累
算してノアゲート１６に与えればよい。
めた場合、複数の同時操作鍵に対する楽音を同時
生成可能となるが、この場合には、上記第１実施
例にあつては、合成部１２では時分割処理チヤン
ネルの各チヤンネルの累算データを得てノアゲー
ト１３に与えればよく、また上記第２実施例にあ
つては、各チヤンネルのエンベロープデータを累
算してノアゲート１６に与えればよい。
また、第１、第２実施例における楽音生成回路
２Ａを複数個設けて和音演奏を行うようにした電
子楽器においては、各楽音生成回路２Ａの合成部
１２の出力あるいはエンベロープ信号発生回路１
０の出力を累算した結果に基づき無音状態を設定
するようにすれば良い。
２Ａを複数個設けて和音演奏を行うようにした電
子楽器においては、各楽音生成回路２Ａの合成部
１２の出力あるいはエンベロープ信号発生回路１
０の出力を累算した結果に基づき無音状態を設定
するようにすれば良い。
更にLSIがCMOSトランジスタにより構成され
ている場合、無音信号Ｂが“１”レベルに反転し
たとき、LSI中のクロツク発振器の動作を停止し
て各回路を駆動するクロツクの発生を停止し、実
質的なパワーオフ状態となるようにしてもよい。
ている場合、無音信号Ｂが“１”レベルに反転し
たとき、LSI中のクロツク発振器の動作を停止し
て各回路を駆動するクロツクの発生を停止し、実
質的なパワーオフ状態となるようにしてもよい。
また鍵盤楽器以外の電子楽器に対しても本発明
を適用可能であり、更にメモリ内に曲をプリセツ
トして自動演奏を行う装置であつてもよく、その
他、本発明の要旨を逸脱しない範囲内で種々変形
可能である。
を適用可能であり、更にメモリ内に曲をプリセツ
トして自動演奏を行う装置であつてもよく、その
他、本発明の要旨を逸脱しない範囲内で種々変形
可能である。
この発明は、以上説明したように、音階情報発
生手段から音階情報が与えられることにより、デ
ジタル楽音信号を発生する楽音生成回路ならびに
それに連結される音響システムに対する電源回路
を、電源制御手段にてオン状態とし、また、エン
ベロープ制御されたデイジタル楽音信号がゼロレ
ベルであることを検知して無音状態信号出力手段
から無音状態信号が出力すると、上記電源回路を
オフ状態とするようにした電子楽器における節電
装置を提供したから、演奏されずにいるときの無
駄な電力の消費を大幅に防止でき、特に電池駆動
式の電子楽器では電池の交換回数が減つて経済的
であるほか煩雑さがなくなる利点がある。また、
回路構成が簡単であり、何らコストアツプになる
こともない利点もある。
生手段から音階情報が与えられることにより、デ
ジタル楽音信号を発生する楽音生成回路ならびに
それに連結される音響システムに対する電源回路
を、電源制御手段にてオン状態とし、また、エン
ベロープ制御されたデイジタル楽音信号がゼロレ
ベルであることを検知して無音状態信号出力手段
から無音状態信号が出力すると、上記電源回路を
オフ状態とするようにした電子楽器における節電
装置を提供したから、演奏されずにいるときの無
駄な電力の消費を大幅に防止でき、特に電池駆動
式の電子楽器では電池の交換回数が減つて経済的
であるほか煩雑さがなくなる利点がある。また、
回路構成が簡単であり、何らコストアツプになる
こともない利点もある。
第１図および第２図はこの発明の第１実施例を
示し、第１図は全体の回路ブロツク図、第２図は
LSI２内の詳細回路図、第３図はこの発明の第２
実施例におけるLSI２内の詳細回路図、第４図ａ
〜ｃは上記両実施例の動作を説明するタイムチヤ
ートである。 １……CPU、２……LSI、３……音響システ
ム、４……トランジスタ、５……電池、２Ａ……
楽音生成回路、２Ｂ……節電回路、１０……エン
ベロープ信号発生回路、１１……楽音波形信号発
生回路、１２……合成部、１３……ノアゲート、
１４……シフトレジスタ、１５……アンドゲー
ト、１６……ノアゲート。
示し、第１図は全体の回路ブロツク図、第２図は
LSI２内の詳細回路図、第３図はこの発明の第２
実施例におけるLSI２内の詳細回路図、第４図ａ
〜ｃは上記両実施例の動作を説明するタイムチヤ
ートである。 １……CPU、２……LSI、３……音響システ
ム、４……トランジスタ、５……電池、２Ａ……
楽音生成回路、２Ｂ……節電回路、１０……エン
ベロープ信号発生回路、１１……楽音波形信号発
生回路、１２……合成部、１３……ノアゲート、
１４……シフトレジスタ、１５……アンドゲー
ト、１６……ノアゲート。
Claims (1)
- 【特許請求の範囲】 １ 音階情報発生手段からの音階情報を楽音生成
回路に入力して、該楽音生成回路により当該音階
情報に応じたデイジタル楽音信号を生成し、エン
ベロープ信号発生回路が発生するエンベロープ信
号と乗算した後、デイジタル／アナログ変換して
得られるアナログ信号を音響システムを介して楽
音として放音する電子楽器において、 上記エンベロープ信号にてエンベロープ制御さ
れたデイジタル楽音信号がゼロレベルであること
を検知することにより無音状態信号を出力する無
音状態信号出力手段と、 パワーオン後、自身には常に電源供給がなされ
ると共に、上記楽音生成回路ならびに上記音響シ
ステムに対する電源回路をオン、オフ制御するも
のであつて、 (イ) 上記音階情報発生手段から上記音階情報が与
えられることにより上記電源回路をオン状態と
し、 (ロ) 上記無音状態信号出力手段から上記無音状態
信号が与えられることにより上記電源回路をオ
フ状態として、 電源制御を行う電源制御手段と、 を具備していることを特徴とする電子楽器におけ
る節電装置。 ２ 上記無音状態信号出力手段は、上記楽音生成
回路から出力する上記デイジタル楽音信号が所定
時間オール“０”データであることを検出して上
記無音状態信号を出力するようにしたことを特徴
とする特許請求の範囲第１項記載の電子楽器にお
ける節電装置。 ３ 上記無音状態信号出力手段は、上記エンベロ
ープ信号発生回路が発生する上記エンベロープ信
号がオール“０”データであることを検出して上
記無音状態信号を出力するようにしたことを特徴
とする特許請求の範囲第１項記載の電子楽器にお
ける節電装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130877A JPS5833293A (ja) | 1981-08-21 | 1981-08-21 | 電子楽器における節電装置 |
| GB08223721A GB2107105B (en) | 1981-08-21 | 1982-08-18 | Power saving apparatus for electronic musical instrument |
| US06/409,283 US4463646A (en) | 1981-08-21 | 1982-08-18 | Power saving apparatus for electronic musical instrument |
| DE3231104A DE3231104C2 (de) | 1981-08-21 | 1982-08-20 | Energiespareinrichtung für ein elektronisches Musikinstrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130877A JPS5833293A (ja) | 1981-08-21 | 1981-08-21 | 電子楽器における節電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833293A JPS5833293A (ja) | 1983-02-26 |
| JPS6255792B2 true JPS6255792B2 (ja) | 1987-11-20 |
Family
ID=15044775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130877A Granted JPS5833293A (ja) | 1981-08-21 | 1981-08-21 | 電子楽器における節電装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4463646A (ja) |
| JP (1) | JPS5833293A (ja) |
| DE (1) | DE3231104C2 (ja) |
| GB (1) | GB2107105B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955526A (ja) * | 1982-09-24 | 1984-03-30 | Sharp Corp | インタ−フエ−ス回路 |
| US4544924A (en) * | 1982-12-22 | 1985-10-01 | Rca Corporation | On-off arrangement in a microprocessor controlled remote transmitter for a consumer instrument |
| US4544923A (en) * | 1982-12-22 | 1985-10-01 | Rca Corporation | Microprocessor self-turn-off arrangement for a consumer instrument |
| JPS60155653A (ja) * | 1984-01-25 | 1985-08-15 | Hitachi Ltd | 鉄基超合金の製造方法 |
| US4665536A (en) * | 1986-03-10 | 1987-05-12 | Burroughs Corporation | Programmable automatic power-off system for a digital terminal |
| JP3237926B2 (ja) * | 1991-12-04 | 2001-12-10 | シャープ株式会社 | デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム |
| EP0549165A2 (en) * | 1991-12-23 | 1993-06-30 | National Semiconductor Corporation | Power conserving integrated circuit |
| AU6859896A (en) * | 1995-08-31 | 1997-03-27 | Brian D. Bucalo | Method and apparatus for automatic shut off of electronic equipment |
| TW302583B (en) * | 1996-03-05 | 1997-04-11 | Microchip Tech Inc | Integrated voltage regulating circuit useful in high voltage electronic encoders |
| JP2003131760A (ja) * | 2001-10-25 | 2003-05-09 | Casio Comput Co Ltd | 電源制御装置及び電源制御方法 |
| US7884927B2 (en) * | 2008-01-07 | 2011-02-08 | Seiko Epson Corporation | Power transmission control device, non-contact power transmission system, power transmitting device, electronic instrument, and waveform monitor circuit |
| JP5614204B2 (ja) * | 2010-09-24 | 2014-10-29 | ヤマハ株式会社 | 電子装置 |
| DE102022132070B3 (de) | 2022-10-26 | 2024-02-29 | Stefan Thiel | Elektrisches Musikinstrument, Energiespeicher und Zubehör für ein elektrisches Musikinstrument und Bausatz |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050026A (ja) * | 1973-09-03 | 1975-05-06 | ||
| JPS6029955B2 (ja) * | 1979-06-28 | 1985-07-13 | ヤマハ株式会社 | 電子楽器 |
| JPS5950072B2 (ja) * | 1979-09-13 | 1984-12-06 | カシオ計算機株式会社 | オ−トパワ−オフ装置 |
-
1981
- 1981-08-21 JP JP56130877A patent/JPS5833293A/ja active Granted
-
1982
- 1982-08-18 US US06/409,283 patent/US4463646A/en not_active Expired - Lifetime
- 1982-08-18 GB GB08223721A patent/GB2107105B/en not_active Expired
- 1982-08-20 DE DE3231104A patent/DE3231104C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3231104C2 (de) | 1984-12-06 |
| GB2107105B (en) | 1985-01-30 |
| GB2107105A (en) | 1983-04-20 |
| JPS5833293A (ja) | 1983-02-26 |
| US4463646A (en) | 1984-08-07 |
| DE3231104A1 (de) | 1983-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6255792B2 (ja) | ||
| JPS5950072B2 (ja) | オ−トパワ−オフ装置 | |
| JPH0337040Y2 (ja) | ||
| JP2526439B2 (ja) | 電子楽器 | |
| US4643068A (en) | Electronic musical instrument with automatic rhythm playing unit | |
| JPS604994A (ja) | 吹奏型電子楽器 | |
| JPS648837B2 (ja) | ||
| JPH0637439Y2 (ja) | 自動演奏装置 | |
| JP2722880B2 (ja) | 電子楽器 | |
| JP2004045528A (ja) | 電子楽器、自動伴奏方法、コンピュータプログラム及びコンピュータ読み取り可能な記録媒体 | |
| JP3128888B2 (ja) | 自動伴奏装置 | |
| KR880001752Y1 (ko) | 전자식 타자기의 멜로디변환장치 | |
| JP3277662B2 (ja) | 楽音発生装置 | |
| JPH0367397U (ja) | ||
| JPH025798U (ja) | ||
| JPS59195281A (ja) | 電子楽器 | |
| JP2007163792A (ja) | 電子楽器及びコンピュータプログラム | |
| JP2003099049A (ja) | 電子楽器 | |
| JPS622099U (ja) | ||
| JPS62197194U (ja) | ||
| JPH025800U (ja) | ||
| JPS60207195A (ja) | 自動演秦装置 | |
| JPH07191674A (ja) | 音源発生装置 | |
| JPS60154998U (ja) | 自動リズム演奏装置 | |
| JPH0420660U (ja) |