JPH0337040Y2

JPH0337040Y2 -

Info

Publication number: JPH0337040Y2
Application number: JP13058782U
Authority: JP
Priority date: 1982-08-31
Filing date: 1982-08-31
Publication date: 1991-08-06
Also published as: JPS5935997U

Description

【考案の詳細な説明】この考案は電子楽器における節電装置に関す
る。

従来、特に電池駆動式の電子楽器には節電のた
めにオートパワーオフ回路が付設されたものがあ
る。このオートパワーオフ回路は専用の計時回路
（カウンタから構成されている）を有し、楽音が
生成されていない無音状態になると前記計時回路
を駆動して計時動作を開始させ、その計時時間が
設定値に達すると電源回路を自動的にオフするな
どしている。

然るに、前述の如き構成にあつては、前記カウ
ンタの回路構成が大きいので、LSI化する際など
に回路構成数に制限があるときには不利であつ
た。

この考案は上述した事情の下になされたもの
で、その目的とするところは、複数の楽音を同時
に生成するポリフオニツクの電子楽器において用
いられる累算器を、オートパワーオフ用のカウン
タに兼用することにより、簡単な回路でオートパ
ワーオフ回路が構成できるようにした電子楽器に
おける節電装置を提供することである。

以下、図面を参照して一実施例を説明する。第
１図は電池駆動式の電子楽器の全体のブロツク回
路図である。キーボード１には複数の鍵やその他
に、パワースイツチ、リズムや音色を指定するス
イツチ等、各種のスイツチが設けられている。そ
して各鍵や各種スイツチの出力はLSI（大規模集
積回路）２内に入力し、発振部３から供給される
基本クロツク（後述）をもとに各種の処理を受け
て楽音信号が作成される。また前記楽音信号は音
響システム４、スピーカ５を介し楽音として放音
される。なお、このLSI２は時分割処理方式によ
り８個の発音チヤンネルを有し、同時に８個まで
の楽音を生成可能である。

発振部３は前述の如く基準クロツクφ₁を発生
しLSI２に与える。そしてLSI２はこの基準クロ
ツクφ₁により駆動されて動作する。またLSI２お
よび音響システム４は共にトランジスタ６を介し
て電池７の出力電圧を各電源端子V_DDに供給され
ている。なお、図中GNDはグランドレベルの電
源端子である。而してトランジスタ６のベース端
子にはLSI２が出力するパワーダウン信号Ｐが抵
抗Ｒを介し印加されている。このパワーダウン信
号ＰはLSI２内に設けられているオートパワーオ
フ回路が出力する信号であり、トランジスタ６は
この信号によりオン、オフ制御される。

第２図はLSI２の具体的な構成を示すブロツク
回路図である。キーボード１からの出力信号は
CPU（中央処理装置）１１に入力する。このCPU
１１はこの電子楽器の動作をすべて制御するプロ
セツサである。またこのCPU１１には、発振部
３から基準クロツクφ₁を入力して後述するクロ
ツクφx、APO（オートパワーオフ）クロツク、
各種タイミング信号を作成するクロツク発生部１
２からの出力が入力し、その制御動作を行う。即
ち、CPU１１は波形発生部１３に対し、操作鍵
の音高に応じた周波数の楽音波形を生成するため
の情報を出力し、またエンベロープ発生部１４に
対し鍵のオン操作、オフ操作に応じて、例えばア
タツク、デイケイ、サステイン、リリースの各部
から成るエンベロープ波形を生成するための情報
を出力する。そして波形発生部１３、エンベロー
プ発生部１４は共に８チヤンネルの時分割処理動
作によつて楽音波形またはエンベロープ波形を生
成し、各波形データを乗算部１５に出力する。累
算部１５は各チヤンネル毎に両波形データを乗算
してその結果データを累算部１６へ与える。累算
部１６では各チヤンネルからの結果データを累算
し、第１チヤンネルから第８チヤンネルまでの１
回の時分割処理動作が終了する毎に、換言すれば
時分割処理の１周期毎にその累算結果データを
Ｄ／Ａ変換器１７に与えてアナログ信号に変換さ
せ、音響システム４へ送出する。そのため累算部
１６へは時分割処理の１周期毎にCPU１１が出
力するリセツト信号が印加されている。

空チヤンネル検出部１８はエンベロープ発生部
１４からの各チヤンネルにおけるエンベロープの
波形データの値（振幅値）が「０」か否かを判断
しながらそのチヤンネルが空チヤンネルか否かを
判断する回路である。そして全チヤンネルが空チ
ヤンネルのとき２値論理レベルの“１”、そうで
ないとき“０”の信号Ａを出力して累算部１６へ
与える。而してこの累算部１６へはクロツク発生
部１２からのAPOクロツクが入力しており、こ
れにより累算部１６内の後述する加算器は、信号
Ａが“１”として出力中にはAPOクロツクによ
る累算動作を実行し、キヤリー信号がその結果発
生すると“１”レベルの信号Ｂを出力し、CPU
１１へ与える。CPU１１は“１”レベルの信号
Ｂを入力すると“１”レベルのパワーダウン信号
Ｐを出力してトランジスタ６をオフさせ、これに
よりこの電子楽器の電源がオフされてオートパワ
ーオフ状態が設定されるようになつている。

第３図は累算部１６の具体的なブロツク回路図
である。乗算部１５からの10ビツト構成の結果デ
ータは基準クロツクφ₁にて動作するラツチ２１
に入力してラツチされる。またこのラツチ２１の
ラツチデータは加算器２２のＡ入力端子A₉〜A₀
へ入力する。加算器２２のＢ入力端子B₉〜B₀に
は、該加算器２２のＳ出力端子S₉〜S₀から出力す
る累算結果データがクロツクφ₁により駆動され
るラツチ２３、アンドゲート２４₉〜２４₀を介し
入力している。そして加算器２２はＢ入力端子へ
の累算結果データに対しＡ入力端子への入力デー
タを加算してあらたな累算結果データを算出し、
Ｓ出力端子から出力する。ラツチ２３にラツチさ
れた累算結果データは時分割処理の１周期毎に出
力するクロツクφxにより駆動されるラツチ２５
にラツチされ、Ｄ／Ａ変換器１７へ送出される。

一方、ナンドゲート２６にはCPU１１からの
リセツト信号がその一端に直接入力し、また他端
には空チヤンネル検出部１８からの信号Ａがイン
バータ２７を介し入力している。そしてナンドゲ
ート２６の出力はクロツクφ₁により駆動される
ラツチ２８にラツチされ、またそのラツチデータ
はアンドゲート２４₉〜２４₀の各他端にゲート制
御信号として入力している。また加算器２２のＡ
入力端子A₀にはラツチ２１の最下位ビツトのラ
ツチデータがトランスフアーゲート２９を介し入
力されるほか、クロツク発生部１２からのAPO
クロツクがトランスフアーゲート３０を介し入力
されている。而してトランスフアーゲート２９は
信号Ａをインバータ３１により反転した信号によ
りゲート制御され、またトランスフアーゲート３
０は信号Ａにより直接ゲート制御される。更に加
算器２２のキヤリー出力端子Coutからのキヤリ
ー信号がアンドゲート３２に入力している。この
アンドゲート３２は信号Ａによりゲート制御さ
れ、またその出力信号はオアゲート３３を介し、
基準クロツクφ₁により駆動されるラツチ３４に
ラツチされる。このラツチ３４のラツチ信号は信
号ＢとしてCPU１１へ送出されるほか、アンド
ゲート３５に入力する。このアンドゲート３５は
信号Ａによりゲート制御され、またその出力信号
はオアゲート３３を介しラツチ３４に入力して信
号Ｂの出力を保持させる。而して前記加算器２２
等はオートパワーオフ回路をも構成している。

次に第４図のタイムチヤートを参照して動作を
説明する。キーボード１上のパワースイツチをオ
ンするとCPU１１は“１”レベルのパワーダウ
ン信号Ｐを出力してトランジスタ６をオンする。
これにより電池７の出力電圧がLSI２、音響シス
テム４に供給され、電子楽器の各回路が能動状態
となる。そして発振部３は第４図に示す基準クロ
ツクφ₁を出力し、LSI２内のクロツク発生部１２
に与える。このためクロツク発生部１２は第４図
に示すクロツクφx、各種タイミング信号を発生
してCPU１１へ与え、またAPOクロツクを発生
して累算部１６内のトランスフアーゲート３０へ
与えている。而していま空チヤンネル検出部１８
はパワーオン後、鍵操作がなされるまでの間は全
チヤンネルが空チヤンネルであることを検出して
“１”レベルの信号Ａを出力し、このためトラン
スフアーゲート３０が開成し、且つトランスフア
ーゲート２９が閉成している。更にナンドゲート
２６の出力は常に“１”となり、CPU１１が出
力するリセツト信号にかかわらずアンドゲート２
４₉〜２４₀を開成している。そのためAPOクロ
ツクが加算器２２のＡ入力端子A₀に入力してオ
ートパワーオフのための累算動作を実行してい
る。

以上の状態でキーボード１上の鍵を操作すると
８個までの同時操作鍵に対してCPU１１はその
操作順に応じてチヤンネル割当て処理を行い、ま
た割当てたチヤンネルの夫々に対する楽音波形発
生のための情報を波形発生部１３へ与え、またエ
ンベロープ波形発生のための情報をエンベロープ
発生部１４へ与える。したがつて乗算部１５へは
各チヤンネルのタイミングで各チヤンネルに対す
る波形データが夫々、波形発生部１３およびエン
ベロープ発生部１４から入力し、両波形データを
乗算してその乗算結果データをそのチヤンネルタ
イミングで累算部１６へ与える。

一方、鍵操作がなされたのちは空チヤンネル検
出部１８は信号Ａを“０”レベルとして出力する
ためトランスフアーゲート２９が開成し、且つト
ランスフアーゲート３０が閉成し、またナンドゲ
ート２６が開成する。したがつて乗算部１５から
各チヤンネルタイミングごとに出力する前記乗算
結果データはラツチ２１にラツチされ、次いで加
算器２２のＡ入力端子A₉〜A₀へ印加される。一
方、Ｂ入力端子B₉〜B₀へは通常は開成中のアン
ドゲート２４₉〜２４₀を介しラツチ２３にラツチ
されている前回の累算結果データが入力するた
め、加算器２２はＡ入力端子、Ｂ入力端子の各デ
ータを加算してあらたな累算結果データを算出
し、Ｓ出力端子S₉〜S₀から出力してラツチ２３へ
与える。そして第１チヤンネルから第８チヤンネ
ルまでの累算が終了する今回の時分割処理の１周
期の終りには第４図にみられるようにクロツク
φxが出力してそのときの累算結果データがラツ
チ２５にラツチされる。またそのときインバータ
２７は常に“１”を出力しているので、リセツト
信号が出力されたときのナンドゲート２６の出力
が“０”になり、これがラツチ２８にラツチされ
てアンドゲート２４₉〜２４₀が一時的に閉成さ
れ、Ｂ入力端子にはオール“０”データが入力し
て次の周期の時分割処理の累算動作に備えられ
る。そしてラツチ２５にラツチされた前記累算結
果データはＤ／Ａ変換器１７に送出されてアナロ
グ信号に変換され、更に音響システム４、スピー
カ５に送られて操作鍵の楽音が放音される。

ところで、演奏を終了したのちパワースイツチ
をオンしたまま放置しておくと、演奏終了後、全
チヤンネルが空チヤンネルになつたことが空チヤ
ンネル検出部１８で検出されたときから信号Ａが
“１”として出力される（第４図）。このためトラ
ンスフアーゲート３０が開成し、且つトランスフ
アーゲート２９が閉成し、またナンドゲート２６
が閉成し、更にアンドゲート３２，３５が開成す
る。そして乗算部１５からは常時、オール“０”
データが入力しているため、加算器２２のＡ入力
端子A₀にのみAPOクロツクが印加されはじめる。
このため加算器２２ではAPOクロツクがＡ入力
端子A₀へ印加されるごとにそのデータは＋１さ
れて１づつ増大し、またその結果、あるタイミン
グでキヤリー信号（“１”）がキヤリー出力端子
Coutから出力すると該キヤリー信号がアンドゲ
ート３２から出力し、オアゲート３３を介しラツ
チ３４にラツチされ、そのラツチデータが“１”
となつて信号Ｂが“１”レベルへ反転する。同時
に前記ラツチデータ“１”はアンドゲート３５か
ら出力してオアゲート３３を介しラツチ３４に再
びラツチされるため、以後、ラツチデータは
“１”を保持される。そして“１”の信号Ｂは
CPU１１へ送出され、またCPU１１はこれに応
じて“０”パワーダウン信号Ｐを出力する。この
ため信号Ｂが“１”に反転した時点からトランジ
スタ６がオフし、電池７の出力電圧がカツトされ
て電子楽器はパワーオフされ、オートパワーオフ
状態となる。而して第４図に示すように、信号Ａ
が“１”となつてから次に信号Ｂが“１”となる
までの間がAPO作動時間である。またこのオー
トパワーオフ状態の解除は鍵操作の開始によつて
自動的に行われる。

このように、一般に、複数の楽音を同時に生成
するポリフオニツクの電子楽器にあつては、複数
の発音チヤンネルにおいて生成された各楽音信号
を累算して音響システム４側に出力するために累
算部１６を用いており、この実施例では、このよ
うな作用を行う累算部１６を構成している加算器
２２等にて、電池７から電子楽器への電源電流の
供給を停止させるためのオートパワーオフ回路を
構成しているものであるから、新たにオートパワ
ーオフ回路を設置する必要がないので、その分、
電子楽器の全体構成を簡素なものとすることがで
きる。

以上の説明から明らかなように、この考案は、
複数の楽音を同時に生成するポリフオニツク型の
電子楽器において用いられている累算手段の一部
にて、電源部からの電子楽器に対する電源電流の
供給を停止させるためのオートパワーオフ手段を
構成しているものであるから、新たにオートパワ
ーオフ回路を設置する必要がなく、したがつて、
その分、電子楽器の全体構成を簡素なものとする
ことができるばかりでなく、オートパワーオフ回
路のLSI化を有利に行うことができる。

【図面の簡単な説明】

図面はこの考案の一実施例を示し、第１図は同
例の電子楽器の全体のブロツク回路図、第２図は
LSI２の具体的なブロツク回路図、第３図は累算
部１６の具体的なブロツク回路図、第４図は動作
を説明するタイムチヤートである。１……キーボード、２……LSI、３……発振
部、４……音響システム、６……トランジスタ、
７……電池、１１……CPU、１２……クロツク
発生部、１３……波形発生部、１４……エンベロ
ープ発生部、１５……乗算部、１６……累算部、
１７……Ｄ／Ａ変換器、１８……空チヤンネル検
出部、２１，２３，２５，２８……ラツチ、２２
……加算器、２９，３０……トランスフアーゲー
ト、３１……インバータ、３２，３５……アンド
ゲート、３３……オアゲート、３４……ラツチ。

Claims

【実用新案登録請求の範囲】 (1) 複数の発音チヤンネルにおいて複数の楽音を
同時に生成可能な楽音生成手段と、この楽音生
成手段により生成した各楽音信号を累算して出
力する累算手段と、前記複数の発音チヤンネル
のすべてにおいて何れも楽音の生成動作がなさ
れていない無音状態を検出する無音状態検出手
段と、この無音状態検出手段が無音状態を検出
した後、前記累算手段に対し所定周波数のクロ
ツクを印加させて累算動作を実行させるクロツ
ク発生手段と、前記累算手段が前記クロツク発
生手段からのクロツクを累算してキヤリー信号
を発生すると該キヤリー信号にもとづき電源部
からの前記電子楽器に対する電源電流の供給を
停止させるオートパワーオフ手段とを具備した
ことを特徴とする電子楽器における節電装置。 (2) 前記複数の発音チヤンネルは、時分割処理に
より複数の楽音を同時に生成し得るとともに、
前記累算手段は、前記複数の発音チヤンネルに
よる時分割処理の１周期終了毎に、前記複数の
楽音信号の累算値を得るようにしたことを特徴
とする実用新案登録請求の範囲第１項記載の電
子楽器における節電装置。