JP5614204B2

JP5614204B2 - 電子装置

Info

Publication number: JP5614204B2
Application number: JP2010213535A
Authority: JP
Inventors: 保白井
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2010-09-24
Filing date: 2010-09-24
Publication date: 2014-10-29
Anticipated expiration: 2030-09-24
Also published as: EP2434479B1; EP2434479A3; EP2434479A2; US20120074781A1; CN102419968A; US8680708B2; CN102419968B; JP2012070546A

Description

この発明は、主制御部への電源の供給を制御する電源制御手段を備えた電子装置に関する。

従来から、電子装置である電子楽器において、ユーザによる電源スイッチの操作に従って電源オンオフを行うと共に、ＣＰＵからの制御により、所定時間演奏イベントがない場合に電源を自動的にオフしたり、電源スイッチの操作後処理のきりがよいタイミングで電源をオフにしたりすることが知られている。このような電子楽器については、例えば特許文献１及び２に記載されている。

また、従来は、特許文献１及び２に記載のように、ユーザによる電源スイッチの操作だけでなくＣＰＵからも電源のオンオフを制御しようとする場合、電源スイッチをモーメンタリスイッチにより構成すると共に、ＣＰＵを始めとする機器主要部への電源の供給はトランジスタやリレーなどによるゲートを通して行い、電源スイッチの操作検出やＣＰＵからの制御に応じてゲートの開閉（オンオフ）を制御するようにしていた。

特許第２６９２４００号公報特許第２８４７９９６号公報

しかしながら、特許文献１及び２に記載のようにモーメンタリスイッチを用いる場合、装置の電源をオフにした状態であっても、スイッチの操作を検出してそれに応じてゲートを制御するための回路に電力を供給しておかねばならず、待機時電力がそれなりに発生する。しかし、消費電力の低減が厳しく要求される今日では、このような待機時における電力消費の発生は好ましくないという問題があった。

また、複数台の装置を多口のテーブルタップに接続しておき、テーブルタップに設けた電源スイッチにより、その複数台の装置のうちの所望の複数台の装置の電源を一括でオンオフしたいという要望があった。この要望は、状況に応じて使用する機器の組み合わせが頻繁に変更される電子楽器や音響機器において特に顕著である。

例えば、キーボードを複数台重ねて配置したり、音源やエフェクタやミキサ等をラックに複数入れて使用したりするケースでは、同時に演奏したい演奏パートの数に応じて電源を入れるキーボードや音源の数が変わってくるし、使用しないエフェクトはオフして、使用したいエフェクトのみをオンすれば良い。また、ミキサについては、ミキシングの必要がなければ、電源は入れなくて良い。このように、同時に電源オンしたい装置の組み合わせが変化するが、直前に行っていたのと同じ作業を続ける場合は、直前にオンされていたのと同じ装置を一括でオンしたいという要望があり、それらを一括してオンすることができれば、電源オン時の手間を軽減できる。

しかしながら、従来のモーメンタリスイッチを用いた構成では、給電の停止はともかく、装置の外にあるテーブルタップのスイッチを操作しても、それだけで機器主要部への給電を開始することはできなかった。
なお、このような問題は、音響信号処理装置以外の電子装置においても、同様に発生するものである。

この発明は、このような背景に基づいてなされたものであり、電源スイッチの操作に応じて主制御部への給電オンオフを切り替える電子装置において、主制御部の制御による自動の給電オフも可能としつつ、待機時の電力消費を低減し、かつ、外部電源との接続をトリガとした主制御部への給電開始もできるようにすることを目的とする。

上記の目的を達成するため、この発明の電子装置は、制御プロセッサ（４１）と第２の所定電圧を出力可能な電圧出力部（５０）とを備えた主制御部（３）と、外部から直流電源が供給される電源線（１１ａ）と、上記電源線から上記主制御部への直流電源の供給を阻止するゲート（１３，１４，１５）と、直流電源が供給され始めてから第１の所定時間だけ、第１の所定電圧を出力する初期制御回路（１９，２０，２１，２３，２６，２７）と、上記初期制御回路から上記第１の所定電圧が供給されている間、上記ゲートによる阻止を解除する第１のドライバ（１６，２４，２５）と、上記電圧出力部から上記第２の所定電圧が供給されている間、上記ゲートによる阻止を解除する第２のドライバ（１７，２９，３０）と、操作部に対するユーザの操作によりオンオフを切り替え可能なロック式スイッチ（１８，２２）とを有しており、上記制御プロセッサは、直流電源が供給され始めてから上記第１の所定時間の内に、上記電圧出力部に対し上記第２の所定電圧を出力するよう設定を行うとともに、第２の所定時間の間、所定のイベントが検出されなかった場合に、上記電圧出力部に対し上記第２の所定電圧の出力を停止させる設定を行い、上記ロック式スイッチは、第１のスイッチ（２２）と第２のスイッチ（１８）を備え、上記第１のスイッチは、上記操作部がオフ状態の場合、上記電源線と上記初期制御回路を切り離し、上記操作部がオン状態の場合、上記電源線と上記初期制御回路とを接続して直流電源を上記電源線から上記初期制御回路へ供給し、上記第２のスイッチは、上記操作部がオフ状態の場合、上記第１及び第２のドライバから上記ゲートへの上記阻止を解除する信号の供給を遮断し、上記操作部がオン状態の場合、上記第１及び第２のドライバから上記ゲートへの上記阻止を解除する信号の供給を導通させるものである。

以上のようなこの発明の電子装置によれば、電源スイッチの操作に応じて主制御部への給電オンオフを切り替える電子装置において、主制御部の制御による自動の給電オフも可能としつつ、待機時の電力消費を低減し、かつ、外部電源との接続をトリガとした主制御部への給電開始もできるようにすることができる。

この発明の電子装置の実施形態である音響信号処理装置の構成を示す図である。図１に示した音響信号処理装置に備える電源スイッチの操作部の構成について説明するための図である。同じくＣＰＵが実行するメイン処理のフローチャートである。同じくＣＰＵが実行するタイマ割込処理のフローチャートである。音響信号処理装置の使用状態の例を示す図である。変形例における電源制御回路の機能ブロック図である。

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
まず図１に、この発明の電子装置の実施形態である音響信号処理装置の構成を示す。
図１に示すように、音響信号処理装置１は、電源制御回路２と、主要回路３とを有する。また、電源プラグ４を不図示の商用電源に接続し、そこから供給される交流の電源を、ＡＣアダプタ５により直流に変換して入力し、これを主要回路３に供給することによって主要回路３を動作させる。電源制御回路２は、その供給のオンオフを、ユーザによるロック式電源スイッチの操作と、主要回路３に備えるＣＰＵ４１の制御に応じて切り替える電源制御手段である。

なお、主要回路３は、音響信号処理装置１における音響信号処理機能を実現するためのハードウェアであり、ＣＰＵ４１，フラッシュメモリ４２，ＲＡＭ４３，タイマ４４，通信Ｉ／Ｏ（入出力部）４５，表示器４６，操作子４７，波形Ｉ／Ｏ４８，音源・ＤＳＰ等４９，パラレルＩ／Ｏ５０を、システムバス５１及びオーディオバス５２により接続して構成したものである。そして、ＣＰＵ４１がフラッシュメモリ４２に記憶したプログラムを実行することにより、これらの各部の動作を制御して、電子楽器、シンセサイザ、デジタルミキサ、エフェクタ、アンプ、パワードスピーカ等のうちの少なくとも１つの音響信号処理機能を実現する。

しかし、主要回路３については、パラレルＩ／Ｏ５０及びその出力の制御に関する構成以外は、適宜公知のものを採用すればよいため、その詳細な動作の説明は省略する。
音響信号処理装置１において特徴的な部分は、電源制御回路２の構成と、主要回路３のうち、ＣＰＵ４１の制御に応じたパラレルＩ／Ｏ５０の動作であるので、以下、これらの点について説明する。なお、ＣＰＵ４１とパラレルＩ／Ｏ５０が主制御部を構成する。

まず、電源制御回路２は、ＡＣアダプタ５により直流に変換された電源が入力する電源線１１（上流側を１１ａ、下流側を１１ｂとする）を有し、この電源線１１を介して主要回路３に電力を供給する。符号１２で示すのが、電源線１１と対になるグランド線である。
そして、電源線１１ａと電源線１１ｂの間には、主要回路３への電源供給のオンオフを切り替えるためのゲートとして、ＰＮＰ型のパワートランジスタであるゲートトランジスタ１３を設けている。そして、このゲートトランジスタ１３のベースの電圧は、電源線１１ａの電圧を抵抗１４，１５により分圧して得られる、エミッタに接続された電源線１１ａよりも低い電圧となる。ただし、この電圧が入力するのは、第１ゲート制御トランジスタ１６と第２ゲート制御トランジスタ１７の少なくとも一方が導通状態（オン）であり、かつ、電源スイッチ１８もオンの場合のみである。

従って、この条件を満たす場合にはゲートトランジスタ１３がオンになって主要回路３への電力供給が行われ、そうでない場合にはゲートトランジスタ１３が非導通状態（オフ）になって主要回路３への電力供給が遮断されることになる。
このため、第１ゲート制御トランジスタ１６、第２ゲート制御トランジスタ１７及び電源スイッチ１８のオンオフにより、主要回路３への電力供給のオンオフを制御できることになる。

そして、これらのうち、第１ゲート制御トランジスタ１６のオンオフは、リセットＩＣ１９により制御される。
このリセットＩＣ１９は、リセットＩＣ１９への電源の供給が開始され、これが所定の電圧、例えば４Ｖ（ボルト）に達した時に、リセット出力Ｒにローレベル信号を出力するものである。そして、その時に内部タイマのカウントをスタートし、所定時間（第１の所定時間）、例えば２００〜４００ミリ秒経過した時点で、リセット出力Ｒをハイインピーダンスにする（ハイレベル信号でもよい）。また、電源供給がない状態では、リセット出力Ｒはハイインピーダンスである。

電源制御回路２においては、リセットＩＣ１９のリセット出力Ｒは、抵抗２０を介してＰＮＰ型のトランジスタ２１のベースに接続される。そして、電源スイッチ２２がオンになると、電源線１１から抵抗２３を介してリセットＩＣ１９に電源が供給され、トランジスタ２１のエミッタにも電圧がかかる。

そして、この状態でリセットＩＣ１９がリセット出力Ｒにローレベル信号を出力すると、ベースの電圧がエミッタの電圧より低い状態となり、トランジスタ２１がオンになる。従って、トランジスタ２１のエミッタにおける電圧が、抵抗２４，２５で分圧され、ＮＰＮ型の第１ゲート制御トランジスタ１６のベースに与えられることになり、第１ゲート制御トランジスタ１６はオンとなる。この状態では、電源スイッチ１８がオンであることを条件に、ゲートトランジスタ１３もオンとなる。
この場合のエミッタの電圧が第１の所定電圧であるが、この電圧は、電源スイッチ２２がオンされツェナーダイオード２６に電源が供給されていることから、ツェナーダイオード２６のツェナー電圧となっている。なお、ツェナーダイオード２６には、そのカソード側の電圧が急激に変化しないように、コンデンサ２７がパラに接続されている。

また、電源スイッチ２２がオンになってから第１の所定時間だけ経過すると、リセットＩＣ１９のリセット出力Ｒがハイインピーダンスとなるため、トランジスタ２１はオフとなり、従って、第１ゲート制御トランジスタ１６も、ベースがハイインピーダンスとなるのでオフとなる。リセットＩＣ１９に電源が供給されていない場合も同様であるし、リセットＩＣ１９のリセット出力Ｒがハイレベルであっても同様である。この状態では、（第２ゲート制御トランジスタ１７がオンでなければ）ゲートトランジスタ１３もオフとなる。

従って、リセットＩＣ１９は、電源線１１ａからの電源の供給が開始されると第１の所定時間だけ第１ゲート制御トランジスタ１６にゲートトランジスタ１３をオンさせる初期制御回路であり、リセットＩＣ１９と第１ゲート制御トランジスタ１６及びそれらに関連した回路が、第１のゲート制御手段である。
なお、ツェナーダイオード２６は、リセットＩＣ１９にノイズ等により不慮の高電圧がかかることを防止するために、コンデンサ２７は同じく交流成分が印加されることを防止するために設けたものである。

一方、第２ゲート制御トランジスタ１７のオンオフは、パラレルＩ／Ｏ５０から信号線２８を通して出力される制御信号により制御される。この制御信号は、抵抗２９，３０により分圧され、ＮＰＮ型の第２ゲート制御トランジスタ１７のベースに入力する。
そして、この制御信号がハイレベル（第２の所定電圧）である間は、第２ゲート制御トランジスタ１７がオンとなり、この状態では、電源スイッチ１８がオンであることを条件に、ゲートトランジスタ１３もオンとなる。また、制御信号がローレベル又はハイインピーダンスである間は、第２ゲート制御トランジスタ１７がオフとなり、（第１ゲート制御トランジスタ１６がオンでなければ）ゲートトランジスタ１３もオフとなる。

この第２ゲート制御トランジスタ１７が、主制御部から供給される信号に応じてゲートトランジスタ１３のオンオフを制御する第２のドライバである。
また、符号３１，３２で示すのは、ＡＣアダプタ５から供給される電源の電圧を安定化するための大容量の電解コンデンサである。

また、電源制御回路２において、電源スイッチ１８と電源スイッチ２２は、連動して動作する２回路４端子のロック式スイッチとして構成する。図２にその操作部の外観を示す。
この図からわかるように、音響信号処理装置１において、電源スイッチ１８，２２の操作部は、押しボタン式で、オン状態とオフ状態をトグルで切り替え可能な１つのスイッチとして構成している。このスイッチは、ロック式であるので、ユーザが手を離しても操作部はスイッチのオンオフ状態に応じた位置（ここでは、オンなら押し込まれた位置、オフなら解放された位置）に保持され、一見してスイッチのオンオフ状態を識別可能である。

そして、図２に示したような１つのボタンの操作により、図１に示した電源スイッチ１８及び電源スイッチ２２のオンオフを、同時に同じ状態に切り替えることができる。すなわち、操作部が押し込まれたオンの位置（オン状態）のとき、電源スイッチ１８及び電源スイッチ２２は共に閉じて導通する状態（オン状態）とされ、操作部が開放されたオフの位置（オフ状態）のとき、電源スイッチ１８及び電源スイッチ２２は共に開いて導通しない状態（オフ状態）とされる。図１においてこれらの電源スイッチを結ぶ破線は、この連動を示す。

ここで、電源スイッチ１８，２２のオンオフに応じた電源制御回路２の挙動について説明する。
まず、電源スイッチ１８，２２がオフである場合、リセットＩＣ１９が電源線１１から遮断されており、電源が供給されることがないので、第１ゲート制御トランジスタ１６がオン状態になることはない。そもそも、この状態ではトランジスタ２１のエミッタに電源が供給されておらず、仮にトランジスタ２１がオンしたとしても、抵抗２４及び２５に電流が流れることはなく、抵抗２５にはトランジスタ１６をオンするだけの電圧降下を生じない。

また、電源スイッチ１８がオフ状態であると、第１ゲート制御トランジスタ１６、および、第２ゲートトランジスタ１７のエミッタが浮いた状態であるので、それぞれオンになる可能性はなく、また、仮に何れかがオンになったとしても抵抗１５に電流が流れることはない。抵抗１５に電流が流れなければ、抵抗１４には、トランジスタ１３をオンにするに充分の電圧降下が生じることはなく、従って、トランジスタ１３は決してオンにならない。
従って、実質的に第１ゲート制御トランジスタ１６の機能は無効化された状態であり、また、初期制御回路側にも電源が供給されていないので、この状態では、電源線１１へ給電される電源における電源オフ時の電力のもれをさらに小さく抑えることができる。

一方、電源線１１に給電されている状態で電源スイッチ１８，２２がオンされた場合、あるいは、電源スイッチ１８，２２がオンされた状態で電源線１１への給電が開始された場合（ＡＣアダプタ５が音響信号処理装置１に接続された状態で電源プラグ４が商用電源のソケットに接続された場合、電源プラグ４が商用電源のソケットに接続され状態でＡＣアダプタ５が音響信号処理装置１に接続された場合など）、リセットＩＣ１９への電源供給が開始され、このことにより、上述したように第１の所定時間だけ第１ゲート制御トランジスタ１６がオンされ、これに伴ってゲートトランジスタ１３もオンになり、主要回路３に電力が供給される。

そして、ＣＰＵ４１は、主要回路３への電力供給開始に伴い、不図示のリセット回路によりリセットされ、初期化動作を行う際に、パラレルＩ／Ｏ５０に対し、信号線２８に対してハイレベル信号を出力するよう設定する。パラレルＩ／Ｏ５０がこれに応じてハイレベル信号を出力すると、第２ゲート制御トランジスタ１７をオンにすることができる。この動作は、電力供給開始から第１の所定時間以内に、すなわち第１ゲート制御トランジスタ１６がオフに戻る前に行えるようにする。

すると、第１の所定時間の後、第１ゲート制御トランジスタ１６がオフになっても、第２ゲート制御トランジスタ１７により、ゲートトランジスタ１３のオンを継続することができ、パラレルＩ／Ｏ５０が信号線２８へハイレベル信号を出力している間は主要回路３への電力供給が継続される。
しかし、電源スイッチ１８がオフされると、第２ゲート制御トランジスタ１７の状態如何に関わらず、ゲートトランジスタ１３がオフとなり、主要回路３への電力供給が停止される。すなわち、実質的に第２ゲート制御トランジスタ１７の機能は無効化された状態となる。

なお、ＡＣアダプタ側の電源線１１aに給電されている状態で、電源スイッチ１８，２２がオンからオフに切り替えられた場合には、電源スイッチ１８の働きによって１１aから主要回路３への電源供給が停止される。
一方、電源スイッチ２２は、ユーザが電源スイッチをオンしたときに、初期制御回路への電源供給を開始するために設けられているが、さらに、電源スイッチがオフされている間に初期制御回路で（わずかな）電力が消費されてしまうのを防ぐ働きもしている。しかし、ゲートトランジスタ１３をオフさせる働きには、実際は殆ど関与していない。

また、ＣＰＵ４１は、一定時間操作がないことを検出した場合等には、省電力化のため、自動で主要回路３への電源供給を停止する（オートパワーオフ）。この場合、ＣＰＵ４１が、パラレルＩ／Ｏ５０から信号線２８への出力をローレベル又はハイインピーダンスにすれば、第１，第２ゲート制御トランジスタ１６，１７の双方がオフとなるので、電源スイッチ１８がオンであっても、ゲートトランジスタ１３がオフとなり、主要回路３への電力供給が停止される。

なお、この処理により主要回路３への電力供給が停止された場合、リセットＩＣ１９への電源供給は継続しているため、リセットＩＣ１９からローレベル信号が出力されることはなく、従って、主要回路３への電力供給が停止しても、第１ゲート制御トランジスタ１６がオンになることはない。この状態から再度主要回路３への電源供給を再開したい場合には、一旦電源スイッチ１８，２２をオフにしてから再度オンにするか、一旦ＡＣアダプタ５から音響信号処理装置１への直流電源の供給を停止し、再度同直流電源の供給を開始する必要がある。

後者における電源供給の停止は、具体的には、ＡＣアダプタ５のコンセントプラグを抜いて再び挿す、ＡＣアダプタ５が接続されたテーブルタップのスイッチを一旦オフして再びオンする、および、ＡＣアダプタ５のプラグを音響信号処理装置１から抜いて再び挿す、の何れかにより行われる。

次に、ＣＰＵ４１が実行する処理を、上述したパラレルＩ／Ｏ５０を通じた第２ゲート制御トランジスタ１７の制御に関する部分を中心に説明する。
まず、図３に、ＣＰＵ４１が電源供給の開始と共に実行するメイン処理のフローチャートを示す。
ＣＰＵ４１は、主要回路３への電源供給開始に伴い、不図示のリセット回路によりリセットされると、図３のフローチャートに示す処理を開始する。

そして、まずパラレルＩ／Ｏ５０を、信号線２８にハイレベル信号を出力するように設定する（Ｓ１１）。その後、所要の初期設定処理を行った後（Ｓ１２）、オフタイマ値を記憶するレジスタＯＦＴに所定値を設定する（Ｓ１３）。ここで設定する所定値は、その時間だけ操作がなかった場合に主要回路３への電力供給を停止するような所定時間（第２の所定時間）と対応する値である。また、以下の説明では、レジスタＯＦＴの記憶するオフタイマ値を、オフタイマ値ＯＦＴと呼ぶことにする。

ステップＳ１４以降が通常動作であるが、ここでは、種々のイベント発生を監視し（Ｓ１４）、イベントを検出した場合には（Ｓ１５）、そのイベントの内容に応じた処理を行う（Ｓ１６，Ｓ１８）。また、検出したイベントが操作子の操作イベントであった場合には、レジスタＯＦＴに上記の所定値を再設定して（Ｓ１７）、主要回路３への電源供給停止までの時間カウントをリセットする。
ＣＰＵ４１は、主要回路３の電力が供給されている間は、以上の処理を継続することにより、ユーザの操作や外部装置からの信号等に応じて主要回路３の各部の動作を制御し、音響信号処理装置としての機能を実現する。

また、図４に、一定時間ごとに発生するタイマ割り込みに応じて、ＣＰＵ４１が実行するタイマ割込処理のフローチャートを示す。
ＣＰＵ４１は、イベント有無に関わらず定期的に実行すべき自動の動作に関する処理を行うため、タイマ４４の計時に基づき定期的な割込タイミングを設け、そのタイミングで図４に示す処理を開始する。
そして、この処理においては、まず自動演奏、自動伴奏、オートミックス等の何らかの自動処理を行っているか否か判断し（Ｓ２１）、行っていれば、その処理を実行する（Ｓ２２）。

次に、ＯＦＴを１デクリメントし（Ｓ２３）、その後ＯＦＴの値が０になっていなければ（Ｓ２４）、そのまま処理を終了する。一方、０になっていれば、第２の所定時間だけ操作子の操作イベントがなかったことがわかるため、主要回路３への電力供給を停止すべく、パラレルＩ／Ｏ５０を、信号線２８にローレベル信号を出力するように設定する（Ｓ２５）。このことにより、主要回路３への電力供給が停止され（オートパワーオフ）、ＣＰＵ４１は動作を停止する。なお、ここでは、何らかの理由で適切に停止しない場合も考慮して、所定時間待機した後で（Ｓ２６）パラレルＩ／Ｏ５０への設定を繰り返すようにしている。

ＣＰＵ４１が以上の図３及び図４の処理を行うことにより、主要回路３への電力供給の維持と、所定時間操作がない場合の電力供給停止を行うことができる。
音響信号処理装置１においては、以上説明してきた構成を採用することにより、以下のような効果を得ることができる。

まず、主要回路３へ電力を供給していないとき、電源スイッチの操作部の状態を検出するための何の回路も動作していないので、その状態における消費電力を非常に小さいものにすることができる。オートパワーオフにより主要回路３への電源供給が停止された場合には、初期制御回路への給電が残ってしまうが、初期制御回路における消費電力は極めて小さい。電源スイッチのオフにより主要回路３への電源供給が停止された場合には、初期制御回路への給電も停止されるので、消費電力は更に小さくなる。

また、電源スイッチ１８，２２をオン状態にしておけば、電源線１１への給電開始をトリガに、主要回路３への電源供給を開始することができる。従って、音響信号処理装置１の外部に設けた何らかのスイッチのオン操作等に応じて電源線１１ａへの直流電源の供給を開始させることにより、主要回路３への直流電源の供給を開始させることができる。

例えば、図５に示すように、キーボード１０１、音源１０２，１０３、ミキサ１０４、パワードスピーカ１０５といった、本発明に基づく、複数の音響信号処理装置を、それぞれＡＣアダプタ（図示せず）を含む複数の電源ケーブル１０１ａ〜１０５ａによって共通のテーブルタップ１１０に接続すると共に、ＭＩＤＩケーブル１０６やオーディオケーブル１０７により接続して使用する場合を考える。この場合、テーブルタップ１１０を電源ケーブル１１１と電源プラグ１１２により商用電源に接続する。
そして、テーブルタップ１１０に備える電源スイッチ１１０ａの操作により、各ソケットへの電源供給を一括してオンすることにより、各音響信号処理装置の電源線１１aに対する直流電源の供給が一括して開始される。

そして、複数の音響信号処理装置のうちの、電源スイッチ１０１ｂ〜１０５ｂ（図１に示した電源スイッチ１８、２２に相当）がオン状態である装置においては、それぞれ、電源線１１aからゲートトランジスタ１３および電源線１１ｂを介して主要回路３への電源供給が開始される。すなわち、電源スイッチ１１０ａのオン操作に応じて、複数の各音響信号処理装置において主要回路３への電源供給が開始されるか否かは、それら装置の電源スイッチ１０１ｂ〜１０５ｂ（ロック式スイッチ）の操作部がオン状態かオフ状態かにより、ユーザが目視で簡単に識別することができる。さらに、ロック式スイッチのオンオフ状態は、電源線１１ａに直流電源が供給されているか否かに関わらず、ユーザが自由に変更することができるので、電源スイッチ１１０aがオフの状態であっても、次に電源スイッチ１０ａがオンされたとき、複数の音響信号処理装置のうちのどの装置の主要回路３に電源を供給するかを、ユーザが任意に設定することができる。

また、ロック式スイッチがオフ状態にあるときには、スイッチ１８によりドライバが無効化され、ゲートトランジスタ１３が強制的にオフされるようなっているため、パルス的なノイズや、ロジックのバグ、プログラムのバグ等によりゲートトランジスタ１３が間違ってオンになってしまう虞がない。
また、ＣＰＵ４１は、電源線１１aから主要回路３への電源供給開始時には、ゲートトランジスタ１３をオンするための単純な処理のみを行い、また、オートパワーオフ時には、ゲートトランジスタ１３をオフするための単純な処理のみを行えば良く、フリップフロップ的にオンとオフとを交互に切り替えるような処理（又は回路）が含まれている場合に比べて、電源線１１aから主要回路３への電源供給のオンオフを安定して制御することができる。

〔変形例：図６〕
以上で実施形態の説明を終了するが、具体的な回路の構成、処理内容、外部からの給電方式等が上述の実施形態で説明したものに限られないことはもちろんである。
例えば、電源制御回路２は、図６の機能ブロック図に示す機能構成を有するものであれば、具体的な回路構成は問わない。

すなわち、制御プロセッサ１０５と第２の所定電圧を出力可能な電圧出力部１０６とを備えた主制御部１０４と、外部１０１から直流電源が供給される電源線１０２ａと、電源線１０２ａから電源線１０２ｂを通じた主制御部１０４への直流電源の供給を阻止するゲート１０３と、直流電源が供給され始めてから第１の所定時間だけ、第１の所定電圧を出力する初期制御回路１０７と、初期制御回路１０７から第１の所定電圧が供給されている間、ゲート１０３による阻止を解除する第１のドライバ１０９と、電圧出力部１０６から第２の所定電圧が供給されている間、ゲート１０３による阻止を解除する第２のドライバと１１０、操作部１０８ａに対するユーザの操作によりオンオフを切り替え可能なロック式スイッチ１０８とを有しており、制御プロセッサ１０５は、直流電源が供給され始めてから第１の所定時間の内に、電圧出力部１０６に対し第２の所定電圧を出力するよう設定を行うとともに、第２の所定時間の間、所定のイベントが検出されなかった場合に、電圧出力部１０６に対し第２の所定電圧の出力を停止させる設定を行い、ロック式スイッチ１１０８は、操作部１０８ａがオフ状態の場合、電源線１０２ａと初期制御回路１０７を切り替え部１０８ｂにより切り離すとともに、図６において破線枠により表現される切り替え部により、第１及び第２のドライバ１０９，１１０を無効化し、操作部１０８ａがオン状態の場合、電源線１０２ａと初期制御回路１０７とを接続して、直流電源を電源線１０２ａから初期制御回路１０７へ供給するとともに、第１及び第２のドライバ１０９，１１０を有効化するスイッチであるである構成であれば、具体的な回路構成は問わない。

また、ゲート１０３としての機能を実現するための主要な回路素子であるゲートトランジスタは、電圧駆動型の絶縁ゲートバイポーラトランジスタやパワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)であってもよいし、電流駆動型のバイポーラトランジスタであっても良い。
また、図１に示した例では、初期制御回路１０７には、主要な回路素子としてリセットＩＣ１９が使用されていたが、リセットＩＣ１９を使用せずにディスクリートで構成することもできる

また、図１に示した構成において、第１の所定電圧は、電源スイッチ１８がオンのときに第１ゲート制御トランジスタ１６をオンするに充分高い電圧であればよく、多少変動する電圧であってもよい。同様に、第２の所定電圧は、電源スイッチ１８がオンのときに第２ゲート制御トランジスタ１７のオンするに充分高い電圧であればよく、多少変動する電圧であっても良い。
さらに、外部から直流電源を供給するのは、必ずしもＡＣアダプタ５である必要は無く、各種バッテリーやＤＣ−ＤＣコンバータ等であっても良い。

また、ＣＰＵ４１が、操作子の操作イベント以外にも、特定のイベントが発生した場合にＯＦＴの値を初期化するようにしてもよい。また、図４のステップＳ２４でＹＥＳになった場合でも、自動処理が区切りのいい段階に至る等、何らかの条件が満たされるまで、電力供給を維持するようにしてもよい。
また、ロック式のスイッチは、オルタネート動作を行うプッシュ式スイッチに限らず、シーソー型スイッチ、スライド型スイッチ、トグルスイッチ、ロータリースイッチ等のスイッチであってもよい。すなわち、ユーザ操作により設定されたオン乃至オフの状態が保持されるスイッチであれば良く、スイッチの形状は特に問わない。

また、上述の実施形態では、この発明を音響信号処理装置に適用した例について述べたが、この発明は、コンピュータ、ディスプレイ、計測装置、監視装置等、任意の電子装置に適用可能である。
また、実施形態の説明において述べたものも含め、以上において述べた変形は、矛盾しない範囲で任意に組み合わせて適用可能である。

以上の説明から明らかなように、電子装置によれば、電源スイッチの操作に応じて主制御部への給電オンオフを切り替える電子装置において、主制御部の制御による自動の給電オフも可能としつつ、待機時の電力消費を低減し、かつ、外部電源との接続をトリガとした主制御部への給電開始もできるようにすることができる。
従って、この発明を適用することにより、待機時の消費電力が小さく、かつ利便性の高い電子装置を提供することができる。

１…音響信号処理装置、２…電源制御回路、３…主要回路、４…電源プラグ、５…ＡＣアダプタ、１１ａ，１１ｂ…電源線、１２…グランド線、１３…ゲートトランジスタ、１４，１５…抵抗、１６，１７…第１，第２ゲート制御トランジスタ、１８，２２…電源スイッチ、２０，２３〜２５，２９，３０…抵抗、２６…ツェナーダイオード、２７…コンデンサ、２８…信号線、３１，３２…電解コンデンサ、４１…ＣＰＵ、５０…パラレルＩ／Ｏ、１０１…外部、１０２ａ，１０２ｂ…電源線、１０３…ゲート、１０４…主要回路、１０５…制御プロセッサ、１０６…電圧出力部、１０７…初期制御回路、１０８…ロック式スイッチ、１０８ａ…操作部、１０８ｂ…切り替え部、１０９…第１ドライバ、１１０…第２ドライバ

Claims

制御プロセッサと第２の所定電圧を出力可能な電圧出力部とを備えた主制御部と、
外部から直流電源が供給される電源線と、
前記電源線から前記主制御部への直流電源の供給を阻止するゲートと、
直流電源が供給され始めてから第１の所定時間だけ、第１の所定電圧を出力する初期制御回路と、
前記初期制御回路から前記第１の所定電圧が供給されている間、前記ゲートによる阻止を解除する第１のドライバと、
前記電圧出力部から前記第２の所定電圧が供給されている間、前記ゲートによる阻止を解除する第２のドライバと、
操作部に対するユーザの操作によりオンオフを切り替え可能なロック式スイッチとを有しており、
前記制御プロセッサは、直流電源が供給され始めてから前記第１の所定時間の内に、前記電圧出力部に対し前記第２の所定電圧を出力するよう設定を行うとともに、第２の所定時間の間、所定のイベントが検出されなかった場合に、前記電圧出力部に対し前記第２の所定電圧の出力を停止させる設定を行い、
前記ロック式スイッチは、第１のスイッチと第２のスイッチを備え、前記第１のスイッチは、前記操作部がオフ状態の場合、前記電源線と前記初期制御回路を切り離し、前記操作部がオン状態の場合、前記電源線と前記初期制御回路とを接続して直流電源を前記電源線から前記初期制御回路へ供給し、前記第２のスイッチは、前記操作部がオフ状態の場合、前記第１及び第２のドライバから前記ゲートへの前記阻止を解除する信号の供給を遮断し、前記操作部がオン状態の場合、前記第１及び第２のドライバから前記ゲートへの前記阻止を解除する信号の供給を導通させることを特徴とする電子装置。