JP2984159B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子楽器に関し、特に携
帯型もしくは太陽電池駆動型のように、電池を主電源と
する電子楽器において、主電源電圧が低下して電力不足
に陥った場合に、各回路の動作を段階的に停止させて消
費電力を削減し、最終的にＲＡＭの記憶のみは保持させ
るようにした電子楽器に関するものである。

【０００２】

【従来の技術】従来、携帯型電子楽器においては、電池
の電圧を測定し、電圧レベルの低下を使用者に知らせる
ものがあった。また動作用の電池とは別に、リチウム電
池等によりＲＡＭのみをバッテリーバックアップするも
のもある。

【０００３】

【発明が解決しようとする課題】上記したような従来の
電子楽器において、バッテリーバックアップしていない
電子楽器では、レベル低下を知らせてから一定の時間動
作させると、電源電圧が内部の回路の動作可能な電圧以
下に低下し、ＲＡＭ内のパネル操作情報等が消失してし
まうという問題点があった。

【０００４】また、バッテリーバックアップしているも
のにおいては、バッテリーを始め部品点数が増加し、電
源回路も複雑になるので、製品価格も高価にならざるを
得ないという問題点があった。

【０００５】さらに、従来の電子楽器においては、電源
の電圧が低下するに従い、スピーカ駆動アンプの電圧が
不足して、音が割れて非常に聞きづらいという問題点が
あった。

【０００６】本発明の目的は、前記のような従来技術の
問題点を改良し、バックアップ用の電池を用いること無
く、長時間の動作および記憶保持が可能であり、かつ電
圧不足でも音が割れない電子楽器を提供することにあ
る。

【０００７】

【課題を解決するための手段】本発明は、電子楽器にお
いて、主電源である電池の出力電圧を測定し、その出力
電圧値の前記主電源の正常値からの低下量に応じた複数
の電圧レベル情報を出力する電圧測定手段と、複数のア
ナログ回路ブロックとデジタル回路ブロックとに分割さ
れた電子楽器内部の各回路ブロックの動作を、個々の回
路ブロック毎に制御するブロック制御手段と、前記出力
電圧値の前記主電源の正常値からの第１の予定低下量に
応じた第１の電圧レベル情報の出力に応答して、発生さ
れる音量を小さくするように前記アナログ回路ブロック
を制御すると共に、前記第１の予定低下量より大きい第
２の予定低下量に応じた第２の電圧レベル情報の出力に
応答して、前記デジタル回路ブロックに対するクロック
の供給を停止するように、前記ブロック制御手段を制御
するマスタ制御手段とを備えたことを特徴とする。

【０００８】

【作用】このような手段により、主電源電圧の低下に従
って消費電力を削減し、動作時間および記憶保持時間を
長くすることができ、また音量を制御することによっ
て、発生される楽音の音割れを防止することができる。

【０００９】

【実施例】以下本発明の一実施例を図面を参照して詳細
に説明する。図１は一実施例である電子楽器のハードウ
ェア構成を表すブロック図である。ＣＰＵ１はマスタ制
御手段であり、キーアサイン、発音制御など電子楽器全
体の制御を行う。このＣＰＵ１はクロックを停止し、ほ
とんど電力を消費しないスリープモードを有しており、
プログラムのコマンドを実行することにより自らスリー
プモードに入ることが出来る。ＲＯＭ２には、制御に必
要なプログラム、及び自動演奏データ等のデータが格納
されている。

【００１０】ＲＡＭ３には、音色、テンポ、ボリューム
等のパネル設定情報、楽器内の各種制御データあるいは
自動演奏データ等が記憶される。なお電源線ｅが電池か
ら直接、ＲＡＭ３の図示しないバックアップ用電源回路
に接続されており、電池電圧が約１．５Ｖ以上あれば記
憶内容を保持することができる。また電池交換時等に一
時的に電源断となっても記憶内容を保持するために、大
容量のコンデンサも備えている。

【００１１】電源チェック回路４は後述するが、電源線
ｅの電圧を定期的にＡ／Ｄ変換器でデジタル情報に変換
し、出力すると共に、電源線ｅの電圧が例えば６．０Ｖ
以上になったときに、スリープ状態のＣＰＵ１に起動を
かけるための割り込みパルスを発生する。ブロック制御
回路５も後述するが、ＣＰＵ１の制御により、複数のブ
ロック毎に、電源制御信号、あるいはマスタークロック
信号のオン、オフを行う。以上１から５の回路によって
ブロックＢが形成されている。

【００１２】パネルスキャン回路６は、ＣＰＵ１の制御
により、パネルのスイッチをスキャンする回路である。
パネルスイッチには、リズム選択スイッチ、音色選択ス
イッチ等がある。キーボードスキャン回路７は、ＣＰＵ
１の制御によりキーボードの複数のキースイッチをスキ
ャンする回路である。

【００１３】ＭＩＤＩインターフェース回路８は、外部
機器との間でＭＩＤＩデータを送受信する回路である。
表示回路９は、ＬＣＤあるいはＬＥＤ等の表示器及びそ
のドライブ回路から成り、曲名、音色、リズム等が表示
されるほか、電源の状態も表示される。これらの回路６
から９によって、主にスピーカ以外のマンマシンインタ
ーフェース部分であるブロックＡが構成されている。

【００１４】楽音発生回路１０は、各発音チャネル毎に
ＣＰＵ１から音高情報、エンベロープ情報、音色情報、
音量情報、出力系列（パニンググループ）等をセットさ
れ、波形メモリ１１から音高に対応するアドレス間隔で
波形データを読み出し、エンベロープ波形を乗算してデ
ジタル楽音信号を発生する。発音処理は時分割多重処理
され、例えば１６チャネルの独立した楽音波形を発生す
る。波形メモリ１１は複数の音色のＰＣＭ波形データを
記憶している。

【００１５】パニング回路１２は、４つのパニンググル
ープ毎に系列加算された楽音データのそれぞれについ
て、左右に分配するレベルを制御することによってグル
ープ毎の音場を指定するものである。このパニング回路
１２には、ＣＰＵ１からトータルボリューム（音量ボリ
ューム）情報がセットされ、全体の音量も制御可能にな
っている。実際には、各グループ毎に加算された楽音デ
ータに、左右の音場制御データを乗算し、左右それぞれ
加算した後に、トータルボリューム情報を乗算する。Ｄ
／Ａ変換器１３は左右２チャネルの時分割多重された楽
音信号をＤ／Ａ変換する。以上の回路１０から１３によ
ってブロックＣが構成されている。

【００１６】左右２つのサンプルホールド回路１４、１
５は、それぞれＤ／Ａ変換器の時分割多重アナログ出力
信号の自分のチャネルに同期したタイミングでサンプリ
ングを行い、チャネルを分離する。アンプ１６、１７は
サンプルホールド回路１４、１５の出力を増幅し、スピ
ーカ１８、１９から発音する。以上の回路１４から１９
によってブロックＤが構成されている。

【００１７】充電回路２０は、例えば商用の交流電源か
ら低圧の直流電源を得る回路であるが、自動車のバッテ
リーから電源を取るもの、あるいは太陽電池等でもよ
い。電池２１としては、例えば１．２Ｖ−１２００ｍＡ
ｈの単２ニッケルカドニウム電池を５個直列に用いるこ
とで、６．０Ｖ−１２００ｍＡｈの容量を持たせる。本
発明が適用される小型電子楽器は例えば６．０Ｖ−１０
０ｍＡ程度で動作する。（この１００ｍＡの内、デジタ
ル処理部の音源ＬＳＩが約５０ｍＡ、スピーカ駆動アン
プが約５０ｍＡ消費する。）従って、この小型電子楽器
を連続動作させると約１２時間使用可能である。定電圧
回路２２は、主にデジタル回路用に５Ｖの定電圧電源を
供給するもので、例えば３端子レギュレータ等が用いら
れる。なおブロックＤのアナログ回路には、電池から直
接電源が供給される。２３はバスである。

【００１８】第２図はブロック制御回路５の構成を示す
ブロック図である。レジスタ３０は、ＣＰＵ１から任意
のデータを書き込むことが可能に構成されており、該レ
ジスタの出力は、直接各ブロックの制御信号ａ１、ｂ１
として出力され、またＣＰＵ１から入力されるマスタク
ロックＣＫを、ＡＮＤゲート３１あるいは３２を用いて
オン、オフし、各ブロックのクロック信号ａ２、ｂ２と
して出力している。

【００１９】各ブロックに、レジスタの出力信号によっ
てブロック内部の制御信号をゲートする手段、レジスタ
の出力信号によってブロックに対する電源供給のオン、
オフを制御する手段、あるいはオンオフ制御されたクロ
ック信号を用いる手段等を備えることによって、ＣＰＵ
１から各ブロックの動作、即ち電力消費を制御すること
ができる。

【００２０】実施例においては、各回路を構成する素子
のほとんどがＣＭＯＳで構成可能であり、ＣＭＯＳ素子
は電源が供給されていてもスイッチングを行わなければ
電力はほとんど消費しないので、デジタル回路部分につ
いては、クロック信号をオンオフ制御することにより電
力制御が可能である。

【００２１】図３は電源チェック回路４の構成を示すブ
ロック図である。Ａ／Ｄ変換器４０はＣＰＵ１からクロ
ックＣＫを供給され、電池２１からの電源線ｅの電圧値
をＡ／Ｄ変換する。ＣＰＵ１は定期的にバス２３を介し
てこの値を読み取る。また電源チェック回路４には、電
源線ｅの電圧が例えば６．０Ｖ以上になったときに、ス
リープ状態のＣＰＵ１に起動をかけるための割り込みパ
ルスを発生するための回路がある。

【００２２】一例を説明すると、抵抗４１とツェナーダ
イオード４２は比較回路４５の基準電圧を発生させるた
めの回路であり、抵抗４３、４４は分圧回路である。比
較回路４５は、入力Ａの電圧の方が入力Ｂよりも高くな
ると出力が１になる。従って、例えばツェナーダイオー
ド４２の電圧を３Ｖとし、抵抗４３、４４の値を同じ値
に選べば、電源線ｅの電圧が６Ｖを越えると比較回路４
５の出力が１になる。

【００２３】遅延回路４６およびＡＮＤゲート４７は比
較回路４５の出力の立ち上がりにおいてパルス信号を発
生させるための回路である。この回路によって発生した
パルスはＣＰＵ１のスリープモードからの起動用割り込
み端子に入力される。

【００２４】つぎに実施例の動作の概略を説明する。図
４は測定された電池電圧と、各ブロックの制御状態の関
係を示す図である。ＣＰＵ１は電源チェック回路４内の
Ａ／Ｄ変換器４０により、電池２１の電圧を測定する。
６Ｖ電池は正常時には６．２Ｖ程度の電圧を発生してい
る。従って６Ｖ以上を正常状態のレベル１とし、ａ、ｂ
共にオンとし、ｒ＝１とする。ａ、ｂはそれぞれブロッ
クＡ、Ｂの電源制御信号ビットであり、ＣＰＵ１がブロ
ック制御回路５のレジスタ３０にセットすることによ
り、各ブロックの電源あるいはクロック、制御信号が制
御される。またｒは、ＣＰＵ１がパニング回路１２に出
力し、パニング回路１２において出力されるデジタル楽
音信号に乗算される音量制御係数である。

【００２５】電池電圧が５．８〜６．０Ｖのレベル２に
なると、充電容量がやや不足するので、スピーカから発
音する音量が電源電圧に従って小さくなるように、ｒの
値を１．０〜０．３の範囲で変化させる。ａ、ｂはオン
のままである。また表示回路により、電源がやや不足し
てきたことを表示する。

【００２６】電池電圧が５．５〜５．８Ｖのレベル３に
なると、充電容量がかなり不足し、スピーカからの発音
は不可能となるので、ｂをオフとし、これによってブロ
ックＤの電源供給をカットし、またブロックＣのマスタ
クロックおよび制御信号も停止させてほとんど電源を消
費しない状態とする。ａはオンとし、ブロックＡには電
源あるいはマスタクロックを供給して、表示回路９によ
って電源が消耗していることを表示する。従ってこの状
態でも、例えばパネルあるいはキーボードを用いてＲＡ
Ｍ内のデータの入出力、更新等は可能である。なお、Ｒ
ＡＭの記憶保持時間をより長くするために、レベル３に
おいて、表示回路９を除くブロックＡの回路、あるいは
ブロックＡ全体の動作を停止するようにしても良い。

【００２７】電源電圧が１．５〜５．５Ｖのレベル４に
なると、ａ、ｂ共にオフとし、ＣＰＵ１が暴走するおそ
れがあるので、プログラムのスリープコマンドを実行す
ることにより、自らスリープモードに入る。この状態で
はＣＰＵ１はクロックを停止し、ほとんど電力を消費し
ない。ＲＡＭ３はこの状態でも電池から直接バックアッ
プ用電源回路に電源が供給されており、電池電圧が１．
５Ｖ以下になるまでは記憶内容を保持している。電源電
圧が１．５Ｖ以下のレベル５になると、ＣＰＵ１は動作
を完全に停止し、ＲＡＭの記憶内容も消失する。従って
レベル４以下の状態中に充電あるいは電池の交換等を行
えば、ＲＡＭ３の記憶内容は保持される。

【００２８】つぎにＣＰＵ１の制御動作について説明す
る。図５はＣＰＵ１の制御動作を示すフローチャートで
ある。ステップＳ１０においては、ＣＰＵ１は電源チェ
ック回路４のＡ／Ｄ変換器４０から電源線ｅの電圧デー
タＬＶを読み込む。

【００２９】ステップＳ１１においては、ＬＶが５．８
Ｖ以上であるか否かが調べられ、ＬＶが５．８Ｖ未満の
場合にはステップＳ１２に移行する。ステップＳ１２に
おいては、さらにＬＶが５．５Ｖ以上であるか否かが調
べられ、ＬＶが５．５Ｖ未満の場合にはレベル４とな
り、ステップＳ１３に移行する。

【００３０】ステップＳ１３においては、ａ、ｂ共にオ
フの制御データをブロック制御回路５のレジスタ３０に
セットし、プログラムのコマンドを実行することによ
り、ＣＰＵ１自身をスリープモードにする。この状態に
おいてはクロックが停止しており、ほとんど電力を消費
せず、また電源チェック回路から起動割り込みがかかる
までこの状態を保持する。

【００３１】ステップＳ１２においてＬＶが５．５Ｖ以
上であった場合にはレベル３となり、ステップＳ１４に
移行する。ステップＳ１４においては、ａはオン、ｂは
オフの制御データをブロック制御回路５のレジスタ３０
にセットし、また「電源消耗」を表示する。

【００３２】ステップＳ１１に戻って、ＬＶが５．８Ｖ
以上ある場合にはステップＳ１５に移行し、ａ、ｂ共に
オンの制御データをブロック制御回路５のレジスタ３０
にセットする。ステップＳ１６においては、ＬＶが６．
０Ｖ以上あるか否かが調べられ、６．０Ｖ以上ある場合
にはレベル１となり、ステップＳ１７に移行し、ｒを１
にセットする。ステップＳ１６において、ＬＶが６．０
Ｖ未満の場合にはレベル２となり、ステップＳ１８に移
行して、ｒを下記の式により算出する。

【００３３】 ｒ＝０．３＋（ＬＶ−５．８）＊７／２ 。

【００３４】この演算により、ＬＶが６．０から５．８
に変化するに従って、ｒは１から０．３まで直線的に変
化する。ステップＳ１９においては、表示装置に「電源
不足」を表示する。

【００３５】ステップＳ２０以下は周知の電子楽器の制
御処理である。まずステップＳ２０においては、ＣＰＵ
１はパネルスキャン回路６を制御し、パネルスイッチの
状態をスキャンする。ステップＳ２１においては、パネ
ルスイッチの状態が前回の状態から変化しているか否か
が調べられ、もし状態が変化していれば、ステップＳ２
２において該当するパネルスイッチ処理が行われる。

【００３６】ステップＳ２３においては、ＣＰＵ１はキ
ーボードスキャン回路７を制御し、キースイッチの状態
をスキャンする。ステップＳ２４においては、キースイ
ッチの状態が前回の状態から変化しているか否かが調べ
られ、もし状態が変化していれば、ステップＳ２５にお
いて該当するキーアサイン処理が行われる。ステップＳ
２６においては、楽音発生回路１０の各発音チャネルの
制御を行い、ステップＳ２７においては通常の表示処理
が行われる。

【００３７】なお、レベル３の状態においては、キーア
サイン処理や発音処理は無駄であるので、ステップＳ１
４の処理後にはステップＳ２７に移行するようにしても
よい。

【００３８】図６は電源電圧の減少に伴うレベルの推移
を示すグラフである。上は本発明によるものであり、下
は従来例を示している。従来例においては、電源電圧が
６Ｖを切り、電源不足状態になって音が歪んでもそのま
ま動作を続け、５．５Ｖ程度になってＣＰＵ１が正常に
動作出来なくなると動作を停止するが、電源スイッチが
オン状態の場合には電子楽器内の各回路は動作してお
り、電源は急速に消耗する。そして電源電圧が１．５Ｖ
を切るとＲＡＭ３の記憶内容が消失する。

【００３９】これに対して、本発明の方式においては、
電源電圧が６Ｖを切ると、電圧に比例して音量を小さく
なるように制御する。このことによってブロックＤのア
ンプの電力消費を抑えると共に音割れを防止し、また利
用者に電源不足を認識させることができる。このことに
より動作時間を長くすることが可能となる。

【００４０】電圧がさらに低下し、５．８Ｖを切ると、
楽音出力をオフとすることによって、電力消費を大幅に
削減し、あまり電力を消費しないＡ、Ｂブロックの機能
のみは使用可能な状態になり、電源が消耗して楽音が出
力出来ない状態であることを表示する。この状態でも、
利用者は一部の機能は利用可能であり、また表示により
充電が必要であることが分かる。

【００４１】電源電圧が５．５Ｖを切ると、ＣＰＵは各
ブロックの動作を停止させ、自らスリープモードに入る
ので、電源スイッチをオン状態にしても、ほとんど電力
を消費せず、ＲＡＭ３の記憶内容を長時間保持すること
が可能となる。レベル４あるいは５の状態において充電
を開始すると、電源電圧が急速に回復し、例えば６Ｖを
越えると電源チェック回路４の回路により、スリープ状
態のＣＰＵ１に起動をかけるための割り込みパルスが発
生する。

【００４２】以上、実施例を説明したが、以下のような
変形例も考えられる。まず、電源制御単位となるブロッ
クはもっと細かく分割し、例えば図１の各回路ブロック
毎に制御可能な構成にしてもよい。また各電圧レベルに
対応してどのブロックを動作させ、どのブロックを停止
させるかは、電力消費量や他の回路ブロックとの関連等
によって種々の動作モードが考えられる。例えばレベル
２において、楽音出力を片方のチャネルのみにして、他
方のチャネルの電源をオフにしてもよい。さらに各レベ
ルの境の電圧について、上記実施例の値は一例であっ
て、実際には電池の特性、アンプの動作特性、ＣＰＵや
ＲＡＭの動作電圧等を考慮して決定される。

【００４３】音量制御情報は、ＣＰＵ１がパニング回路
１２に出力しているが、ブロック制御回路にデータを出
力し、ハードウェアによりパニング回路の制御を行う、
あるいはアナログ回路部分においてレベルの制御を行う
ようにしてもよい。

【００４４】表示については、ＬＥＤやＬＣＤによる表
示の例を示したが、警告音や音声合成による警告メッセ
ージを楽音発生回路等を利用して発生させ、スピーカか
ら発音してもよい。

【００４５】電源電圧測定回路は通常のＡ／Ｄ変換器を
用いた例を示したが、特定の電圧レベルとの大小のみを
判別すればよいので、基準電圧源と複数の電圧比較器に
よって構成することも可能である。なお、上記実施例の
ブロックＡ、Ｂ、Ｃの回路は全てＬＳＩ化することも可
能である。また、本発明は鍵盤型の電子楽器に限らず、
電子アラームや電子チャイム等電子的に楽音を発生する
全てのシステムに適用可能である。

【００４６】

【発明の効果】以上述べたように、本発明の電子楽器に
おける電源制御方式によれば、バックアップ用の電池を
用いること無く、長時間の動作および記憶保持が可能で
あり、かつ電圧不足でも音が割れないという効果があ
る。

【図面の簡単な説明】

【図１】 電子楽器のハードウェア構成を表すブロック
図である。

【図２】 ブロック制御回路の構成を示すブロック図で
ある。

【図３】 電源チェック回路の構成を示すブロック図で
ある。

【図４】 電池電圧と、各ブロックの制御状態の関係を
示す図である。

【図５】 ＣＰＵの制御動作を示すフローチャートであ
る。

【図６】 電源電圧の減少に伴うレベルの推移を示すグ
ラフである。

【符号の説明】

１…ＣＰＵ、２…ＲＯＭ、３…ＲＡＭ、４…電源チェッ
ク回路、５…ブロック制御回路、６…パネルスキャン回
路、７…キースキャン回路、８…ＭＩＤＩインターフェ
ース回路、９…表示回路、１０…楽音発生回路、１１…
波形メモリ、１２…パニング回路、１３…Ｄ／Ａ変換
器、１４、１５…サンプルホールド回路、１６、１７…
アンプ、１８、１９…スピーカ、２０…充電回路、２１
…電池、２２…定電圧回路、２３…バス

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】主電源である電池の出力電圧を測定し、そ
   の出力電圧値の前記主電源の正常値からの低下量に応じ
   た複数の電圧レベル情報を出力する電圧測定手段と、 複数のアナログ回路ブロックとデジタル回路ブロックと
   に分割された電子楽器内部の各回路ブロックの動作を、
   個々の回路ブロック毎に制御するブロック制御手段と、 前記出力電圧値の前記主電源の正常値からの第１の予定
   低下量に応じた第１の電圧レベル情報の出力に応答し
   て、発生される音量を小さくするように前記アナログ回
   路ブロックを制御すると共に、前記第１の予定低下量よ
   り大きい第２の予定低下量に応じた第２の電圧レベル情
   報の出力に応答して、前記デジタル回路ブロックに対す
   るクロックの供給を停止するように、前記ブロック制御
   手段を制御するマスタ制御手段とを備えたことを特徴と
   する電子楽器。
2. 【請求項２】前記発生される音量が、前記電源電圧の正
   常値からの低下量の関数として制御されることを特徴と
   する請求項１に記載の電子楽器。
3. 【請求項３】前記ブロック制御手段は、発生される音量
   が予定値以下に下げられたならば、前記アナログ回路ブ
   ロックへの電源供給を停止することを特徴とする請求項
   １または２に記載の電子楽器。
4. 【請求項４】前記マスタ制御手段は、それ自身が暴走す
   る恐れがある値にまで前記電源電圧が低下したことを示
   す電圧レベル情報の出力に応答して、自らをスリープモ
   ードにすることを特徴とする請求項１ないし３のいずれ
   かに記載の電子楽器。
5. 【請求項５】主電源である電池の出力電圧を測定し、そ
   の出力電圧値の前記主電源の正常値からの低下量を表わ
   す複数の電圧レベル情報を出力する電圧測定手段と、 複数のアナログ回路ブロックとデジタル回路ブロックと
   に分割された電子楽器内部の各回路ブロックの動作を、
   個々の回路ブロック毎に制御するブロック制御手段と、 前記複数の電圧レベル情報の各出力に応答して、かつ各
   回路ブロック毎に予め決められた、相互に異なる態様
   で、前記各回路ブロックの動作制御が行なわれるよう
   に、前記ブロック制御手段を制御するマスタ制御手段と
   を備えたことを特徴とする電子楽器。
6. 【請求項６】前記各回路ブロックの動作制御は、少なく
   とも一部の回路ブロックの動作を、予め決められた順序
   で停止させるを含むことを特徴とする請求項５に記載の
   電子楽器。
7. 【請求項７】前記各回路ブロックの動作制御は、前記ア
   ナログ回路ブロックから発生される音量を小さくする制
   御を含むことを特徴とする請求項５または６に記載の電
   子楽器。
8. 【請求項８】前記複数の電圧レベル情報出力の内の少な
   くとも２つに相応する電圧状態を表示する表示手段をさ
   らに具備し、 前記少なくとも２つ電圧レベル情報出力の１つに応答し
   て、前記マスタ制御手段がキーアサイン処理および発音
   処理の少なくとも一方を禁止する ことを特徴とする請求
   項５ ないし７のいずれかに記載の電子楽器。