JPS583289A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS583289A
JPS583289A JP10189581A JP10189581A JPS583289A JP S583289 A JPS583289 A JP S583289A JP 10189581 A JP10189581 A JP 10189581A JP 10189581 A JP10189581 A JP 10189581A JP S583289 A JPS583289 A JP S583289A
Authority
JP
Japan
Prior art keywords
thin film
insulating film
film transistor
oxygen
bomb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10189581A
Other languages
English (en)
Other versions
JPH0351094B2 (ja
Inventor
Satoru Kawai
悟 川井
Toshiro Kodama
敏郎 児玉
Kiyoshi Ozawa
清 小沢
Nobuyoshi Takagi
高城 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10189581A priority Critical patent/JPS583289A/ja
Publication of JPS583289A publication Critical patent/JPS583289A/ja
Publication of JPH0351094B2 publication Critical patent/JPH0351094B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不9th ’14 yl 4 sl )ランジスメの製
造方法に係り、41に水嵩化無定形シリコンを用匹た薄
膜トランジスタめ製造方法に係る口 従来薄膜トランジスタとしては半導体層としてCdS、
Cd8*、a−81等が用いられ、ゲート絶縁膜として
S its 、 81mNa 等が用いられている。
半導体層としてCd8を用い、ゲート絶sagとして8
101を用^た場合につめて説明すると、ガラス基板上
にAJ等の金Jilt−蒸着後パターニングし、ゲート
電極を形成し、た基板上にゲート絶縁−を真空蒸着、ス
パッタリング、CVD等により被着形成する。
次いで、ゲート絶縁膜上に真空蒸着、スパッタリング等
によりCdS等の半導体層を形成していた。しかしこの
方法では、ゲート絶縁膜と半導体層が連続して形成する
ことができな^ので、グー)lPJ鰍−を形成した鏝、
基板【ゲート杷嫌−形成装置から取出し、次いで牛導体
層形ll11.装置にセットして半導体層を形成するも
のである。
この方法では、絶縁膜の形成とその動作層である半導体
膜の形成は真なる工8により行なわれるので、これらの
工程中で絶縁−中で電荷トラップとしてwIJき、トラ
ンジスタのlIJ作点Oドリフト【生じるといっ九不都
合の原因となるアルカリ学イオン等の不純物による絶l
laの汚染は避は得な輪とい9た欠点がある。
まな、これら絶縁膜と牛導体層の形成温度に相違がある
場合には、両者の熱的性質の相違によりその境界面には
大きなひずみが生じ、多くの欠陥が生成されるという欠
点がある。
さらに、薄−トランジスタに用いられる半導体材料は熱
的に極めて不安定であり、その絶縁膜ゲート形成の工程
も自ずと限られてしまうという不都合が生じていた。
第1図はゲート絶縁膜としてSiO諺、牛導体層として
シランのグロー放電忙より形成したアモルファスシリコ
ン(α−81)t−用いてガラス基板上に薄膜トランジ
スタを形成する際、従来工程、即ち81O8膜形成後、
一度真空tやぶり大気にさらした後α−8亀層全形成し
た、 薄膜トランジスタ(1’T )の特性を示したも
のである。縦軸はドレイン電fiIp(2)、横軸はゲ
ート電圧(V)t−示す。
1締のN、はゲート電圧の変化によるドレイン電流の変
化を調べた順番き示し、測定する毎にその動作点が大I
Il&!に変−するような不安定な#漢トランジスタし
か得られていない。
本宛E14は上述の点に鑑みなされたもので、水嵩化無
定形シリコンを用いたIIIIl[トランジスタのゲー
ト絶縁膜を1同一の連続した工1i4により形成するこ
とでアルカリからの汚染t−なくシ、かつ、画境界面で
のひずみ金少なくすることによp欠陥倉抑制し動作点変
動のない萬性能薄膜トランジス!全製造する方法金徒供
するものである。
本発明は水A化無定形シリコンの製造法であるシラン(
SiH,)のグロー放電分解法において、その放区雰囲
気[酸素あるいは窒素を含んだガス金混入することによ
り、各々s1o、1或いは5taN勢の良質な絶−1臭
が形成できることt−利用し、ゲート絶縁膜と動作層で
ある水素化無定形シリコンを同一の工程で形成するよう
和したものである。
以下本発明を夷IJ1例を参照して説明する。
く実mガ) 第2図にグロー放蝋分解装置の概略−tボす。
1は真空槽、2は真空ポンプ、3 rJ d極、4は陽
極、5はゲート電極が形成された基板、6は高周波発振
器、7は基板加熱ヒータ、8はアルゴンあるいσ水素で
希釈されたシラン(siai)、9はアルゴンで希釈さ
れた酸素である。
まず、真空油1倉士分に排気した後ヒータ7によりゲー
ト電極が形成された基板5を150〜200’GK加熱
する。その後ボンベ8よりシランを0.05〜0.IT
orr導入した後、ボンベ9から**1その5〜10鋒
体積導入し、高周波発振器6より5〜20Wの電力を投
入すると、陽極3、陰極4間に放電が開始され、ゲート
を他が形成されている基&5上にS10重が分解、堆積
する。
この810諺を所望の膜厚まで堆積後、ボンヘイ9から
の酸素の導入を止めると、この形成された5ins上に
今縦は水嵩化された無定形シリコンの堆積が始まり、こ
れtm望のd厚まで准禎さゼる。
その後、基板t−^空備外に411り出し、ソース・ド
レイ/ME極倉形成し、薄膜トランジスタとする。
このようにして製造された樗−トランジスタの特性の一
例klta図に示す。前述の第1図と同様縦軸にドレイ
ン電流、横軸にゲート電圧でプロットしたものである。
このプロセスで作装したものでは、ここに観られるよう
に何Km定を繰り返しても、動作点変動のなりh&好な
特性tもった薄−トランジスタが得られる。
lお、実施例にお−では810.の形成にシランと酸素
のガスを混合したものを用いることt示したが、5iO
t杉成には酸系の他亜酸化電素N、0等でも良い。
また、絶縁膜としては81 N4でも良くこの場合3に
は、シランとアンモニアN&の混合ガスを用いれは良い
更に、この8i0.と水嵩化無定形シリコンの装量の唄
は辿でも艮く、その@合[はソース・ドレインIII!
L惚tまず基板上に形成しておけは艮い。
本発明VCよれは、博^トランジスタの動作層と絶縁ケ
ート映が同−工−でム造できるので、不桃物による汚染
かなく境界面での歪みが少なくなり、動作点変動のない
南性北トランジスタを表造することができる。
【図面の簡単な説明】
第1図は従来の絶縁ゲートを異なる工程で形成したとき
の薄膜トランジスタの特性を示すグラフ、第2図は、グ
ロー放¥分解装置の概略図、縞3図は、本発明の絶縁ゲ
ートと半導体層とを同一工程で形成したときの博映トラ
ンジスタの時性【示すグラフである。 \ ご 棺 7\ ; 第1図 ケ゛−ト電圧VQいり

Claims (1)

  1. 【特許請求の範囲】 a) ゲート電極、ゲート絶縁膜4半導体層及びソース
    6ドレイン電極をガラス基板上VC形成する薄膜トラン
    ジスタの製造方法において、ゲート絶縁膜と半導体層を
    連続工程で形成することt%鑓とする#l1ill)ラ
    ンジスタの製造方法。 体) 上記ゲート絶娠編倉シラン(5IHa )と酸素
    、iII!素とii&素を含む化合物ガスもしくは混合
    ガス。 電卓ttむガスのいずれかとt混合したガスを用い形成
    し、上記半導体層tシラン、ドーパントを含むシランの
    グロー故蝋により形成することt特徴とする特許請求の
    @l1114111墳1義の博−トランジスタの製造方
    法。
JP10189581A 1981-06-30 1981-06-30 薄膜トランジスタの製造方法 Granted JPS583289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10189581A JPS583289A (ja) 1981-06-30 1981-06-30 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10189581A JPS583289A (ja) 1981-06-30 1981-06-30 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS583289A true JPS583289A (ja) 1983-01-10
JPH0351094B2 JPH0351094B2 (ja) 1991-08-05

Family

ID=14312650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10189581A Granted JPS583289A (ja) 1981-06-30 1981-06-30 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS583289A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60166435A (ja) * 1984-02-09 1985-08-29 Toyobo Co Ltd 配向ポリエステルフイルム
JPS6151878A (ja) * 1984-08-21 1986-03-14 Seiko Instr & Electronics Ltd 表示用パネルの製造方法
JPS61179721A (ja) * 1985-02-05 1986-08-12 Toyobo Co Ltd 配向ポリエステルフイルム
JPS61237622A (ja) * 1985-04-16 1986-10-22 Teijin Ltd ポリエステルフイルム
JPS6292371A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPS6375028A (ja) * 1986-09-18 1988-04-05 Toray Ind Inc 磁気記録媒体用ベ−スフイルム
JPH0390329A (ja) * 1989-09-01 1991-04-16 Toray Ind Inc 二軸配向熱可塑性樹脂フイルム
JPH06283430A (ja) * 1993-01-28 1994-10-07 Applied Materials Inc 単一チャンバー内で多層cvdを行なう方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667751U (ja) * 1979-10-29 1981-06-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667751U (ja) * 1979-10-29 1981-06-05

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60166435A (ja) * 1984-02-09 1985-08-29 Toyobo Co Ltd 配向ポリエステルフイルム
JPH0240252B2 (ja) * 1984-02-09 1990-09-11 Toyo Boseki Kk
JPS6151878A (ja) * 1984-08-21 1986-03-14 Seiko Instr & Electronics Ltd 表示用パネルの製造方法
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS61179721A (ja) * 1985-02-05 1986-08-12 Toyobo Co Ltd 配向ポリエステルフイルム
JPS61237622A (ja) * 1985-04-16 1986-10-22 Teijin Ltd ポリエステルフイルム
JPH0358581B2 (ja) * 1985-04-16 1991-09-05 Teijin Ltd
JPS6292371A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPS6375028A (ja) * 1986-09-18 1988-04-05 Toray Ind Inc 磁気記録媒体用ベ−スフイルム
JPH0360859B2 (ja) * 1986-09-18 1991-09-18 Toray Industries
JPH0390329A (ja) * 1989-09-01 1991-04-16 Toray Ind Inc 二軸配向熱可塑性樹脂フイルム
JPH06283430A (ja) * 1993-01-28 1994-10-07 Applied Materials Inc 単一チャンバー内で多層cvdを行なう方法

Also Published As

Publication number Publication date
JPH0351094B2 (ja) 1991-08-05

Similar Documents

Publication Publication Date Title
US20230112490A1 (en) Method for depositing silicon oxide film having improved quality by peald using bis(diethylamino)silane
US3627662A (en) Thin film transistor and method of fabrication thereof
JPH0684888A (ja) 絶縁膜の形成方法
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
JPH09162123A (ja) 微結晶シリコン膜及び微結晶シリコン膜の作製方法及び光電変換装置及び光電変換装置の作製方法。
US5444006A (en) Method of manufacturing a capacitor in a semiconductor memory device
JP2004165682A (ja) 薄膜トランジスタのための多段階cvd法
US6090675A (en) Formation of dielectric layer employing high ozone:tetraethyl-ortho-silicate ratios during chemical vapor deposition
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US20010024860A1 (en) Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric
JPS583289A (ja) 薄膜トランジスタの製造方法
JPH01306565A (ja) 堆積膜形成方法
JPH04165679A (ja) 絶縁ゲイト型半導体装置
JPH0290568A (ja) 薄膜トランジスタの製造方法
JPH0574763A (ja) ゲート絶縁膜の形成方法
JP3119988B2 (ja) 半導体装置の作製方法
JP3130660B2 (ja) 薄膜トランジスタ及びその製造方法
JPH03203329A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
GB2179679A (en) Forming a dielectric film and semiconductor device including said film
JP2506961B2 (ja) 薄膜トランジスタの製造方法
JP3130661B2 (ja) 薄膜トランジスタ及びその製造方法
JP3340407B2 (ja) 絶縁被膜および半導体装置
KR970006214B1 (ko) 반도체 장치 절연막 형성방법
JP3422960B2 (ja) 半導体装置の製造方法
JPS62209831A (ja) シリコン酸化膜の製造方法