JPS5829063A - 障害防止方式 - Google Patents
障害防止方式Info
- Publication number
- JPS5829063A JPS5829063A JP56127795A JP12779581A JPS5829063A JP S5829063 A JPS5829063 A JP S5829063A JP 56127795 A JP56127795 A JP 56127795A JP 12779581 A JP12779581 A JP 12779581A JP S5829063 A JPS5829063 A JP S5829063A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- memory
- processor
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチプロセッサシステムの障害防止方式に
関するものである。
関するものである。
従来の障害処理方式においては、１台の処理装置が障害
の場合、系全体を障害と見なして、フェーズ１両開（当
該処理以前の状態を保持する）または、フェーズ２再開
（当該処理以前の状態も保持せず救系全体を初Ｗ（設定
する）処理を行ない、当餞障簀に会った処理中の呆祷は
救済されないという欠点があつ／、−０また、系全体を
一°害と見做すため初期設定を初Ｈの処理装置に行なわ
ねばならず、初期設定時間が長くなって処理の中断時Ｉ
Ｒ４も長くなるという欠点があった。小さなシステムに
おいては障害率も少さく、余υ間趙とならなかったか、
メモリ祉の多い大きなシステムにおいては障害率も高く
なり、特にオンライン性を請求されるものが多くなって
処理の中貼時間が長くなるのは四Ｍとなる。
の場合、系全体を障害と見なして、フェーズ１両開（当
該処理以前の状態を保持する）または、フェーズ２再開
（当該処理以前の状態も保持せず救系全体を初Ｗ（設定
する）処理を行ない、当餞障簀に会った処理中の呆祷は
救済されないという欠点があつ／、−０また、系全体を
一°害と見做すため初期設定を初Ｈの処理装置に行なわ
ねばならず、初期設定時間が長くなって処理の中断時Ｉ
Ｒ４も長くなるという欠点があった。小さなシステムに
おいては障害率も少さく、余υ間趙とならなかったか、
メモリ祉の多い大きなシステムにおいては障害率も高く
なり、特にオンライン性を請求されるものが多くなって
処理の中貼時間が長くなるのは四Ｍとなる。
本発明の方式は、上記の欠点を無くシ、より、（Ｍ ’
＋ｕ度の藺いシステムを経隣的に徒ＩＩｋするものであ
る。
＋ｕ度の藺いシステムを経隣的に徒ＩＩｋするものであ
る。
第１図は従来の方式的、第２図は本発明の方弐例を示す
。第１図および第２図において、（ｊ（ＪＰ〜ｎ、ＡＰ
はプロセッサ、ＭＡ１λＩＢＳＭＯＯ−ｎはメモリ（記
Ｉ＋’；装ｊＪｉ ） 、ＢＯ８Ａ、 ＢＯ３０〜ｎは
処理装置のパスライン、ＩＯＣは入出力コントローラ、
工０は入出力装↑ＩＡＬは障害コントローラでありＣＯ
〜Ｃｎはパスライン間を結ぶバスカプラである。
。第１図および第２図において、（ｊ（ＪＰ〜ｎ、ＡＰ
はプロセッサ、ＭＡ１λＩＢＳＭＯＯ−ｎはメモリ（記
Ｉ＋’；装ｊＪｉ ） 、ＢＯ８Ａ、 ＢＯ３０〜ｎは
処理装置のパスライン、ＩＯＣは入出力コントローラ、
工０は入出力装↑ＩＡＬは障害コントローラでありＣＯ
〜Ｃｎはパスライン間を結ぶバスカプラである。
第１図の従来例においてはｐ−ｍコントローラがなく１
糸全体を一体と児閘して一台の処理湊直（例えば０ＰＯ
１＋＼−＋００．１３ＵＳＯ）が隘否の場付も全体を！
理するプログラムにより検出され、公知の如く、ＩＯＣ
介して、入出力装置■０よりプログラムが再ロードされ
る。この場合、嘩簀処理装貢の当該の仕事の同各（命令
）が退避さ°れていないため業務は救済されない。従来
の処理装置は、命令の内容が非常に細分されて実行され
ているため、毎回毎回これを退避させるには、ｆｉｌｆ
が多すぎ、処理舵力の低下を来たすので好ましなかった
。一方、本発明の方式の各処理装置の仕事の内容（命令
）は従来とは比較にならぬ程大きく、従って、これを特
定の他の処理装置（例えばＡ Ｐ、 ＭＡ、 Ｍ）３．
ＩＯＣからなる系）に予め退避させても余り頻度は多
くなく、処理ｈニ力士大きな負担とはならない。
糸全体を一体と児閘して一台の処理湊直（例えば０ＰＯ
１＋＼−＋００．１３ＵＳＯ）が隘否の場付も全体を！
理するプログラムにより検出され、公知の如く、ＩＯＣ
介して、入出力装置■０よりプログラムが再ロードされ
る。この場合、嘩簀処理装貢の当該の仕事の同各（命令
）が退避さ°れていないため業務は救済されない。従来
の処理装置は、命令の内容が非常に細分されて実行され
ているため、毎回毎回これを退避させるには、ｆｉｌｆ
が多すぎ、処理舵力の低下を来たすので好ましなかった
。一方、本発明の方式の各処理装置の仕事の内容（命令
）は従来とは比較にならぬ程大きく、従って、これを特
定の他の処理装置（例えばＡ Ｐ、 ＭＡ、 Ｍ）３．
ＩＯＣからなる系）に予め退避させても余り頻度は多
くなく、処理ｈニ力士大きな負担とはならない。
次に第２図により、本発明の方式の技法ｒｌＪについて
ｍｌ明する処理装置（例えは０＝ｔｊＰＵ、〜ｌ（］１
．）、］：１Ｕ８０ ）において一つの仕事のＶＵ 谷
（＠ｅ ） ’ａ：受ける場介こわに先立ち該品省は他
の処理装−（例えばＡ＝ＡＰ、 ＭＡ、 ｆｖｌＢ、
ｌ Ｏｏ、 ＡＬ ２、らなる糸）のメモリＭＡに記憶
される。同時に八ＩＡ＆こＨ該・都令が実行される処理
装置の帯匈（前ｎ＋； Ｏ）も記憶される。処理装−〇
に対し、礒ｍｌ令はバスカプラＣＯを介して、ＭｅＵに
も６己１７体されると１町時に該命令が退避されている
０処理装置Ｗ−Ａの情報も記憶される。ここで該命令が
完了した胸台迎に処理装置０からバスカプラ００を介し
て、処理装置畦Ａに完了ｔｐｒ ｈ ｙｖ−送られるの
で、ＡＰはメモリＭＡ内の該命令に関するｍ１１株を消
去する。
ｍｌ明する処理装置（例えは０＝ｔｊＰＵ、〜ｌ（］１
．）、］：１Ｕ８０ ）において一つの仕事のＶＵ 谷
（＠ｅ ） ’ａ：受ける場介こわに先立ち該品省は他
の処理装−（例えばＡ＝ＡＰ、 ＭＡ、 ｆｖｌＢ、
ｌ Ｏｏ、 ＡＬ ２、らなる糸）のメモリＭＡに記憶
される。同時に八ＩＡ＆こＨ該・都令が実行される処理
装置の帯匈（前ｎ＋； Ｏ）も記憶される。処理装−〇
に対し、礒ｍｌ令はバスカプラＣＯを介して、ＭｅＵに
も６己１７体されると１町時に該命令が退避されている
０処理装置Ｗ−Ａの情報も記憶される。ここで該命令が
完了した胸台迎に処理装置０からバスカプラ００を介し
て、処理装置畦Ａに完了ｔｐｒ ｈ ｙｖ−送られるの
で、ＡＰはメモリＭＡ内の該命令に関するｍ１１株を消
去する。
−カ、処理装置０が鈑加令夷何中−召と４つだ場合につ
いて直切する。Ｏ）’（Ｊ Ｆｉ、−告Ｔｓ ’１１＆
をＷ；を否コントローラＡｌ、に送＃）ＡＬはこｆＬを
検出すると直ちに処理装置１０からのものでることを該
別しＡＰにその旨絡する。ＡＰではそれを受けて、メモ
リＭＡ内の該加令會読み出し、他の処理装置ｉｔ（例え
ばｎ＝０Ｐｎ、 ＭＣｎ、 Ｈ［Ｊ８ｎの糸）が空いた
時点で該命令を空きのｌＬｌ理装置１−ｎ△バスカプラ
Ｏｎを介して転送する。同時にへ４Ａ内のし命令が実行
される。処理装置■の番号をＯからｎに書き替える。さ
らに、処理装置ＡＰは入出力コントローラ１（ＪＣ舌−
介して、該加令に関する怜報お↓び、障 害となった処
理装置０に関する情報を入出力装＋ｊｌｌｊＩＯに出力
する。これにより、処理装［０で実行し得なかった壮挙
（加令）は処理装置１ｎにより替りに実行される。
いて直切する。Ｏ）’（Ｊ Ｆｉ、−告Ｔｓ ’１１＆
をＷ；を否コントローラＡｌ、に送＃）ＡＬはこｆＬを
検出すると直ちに処理装置１０からのものでることを該
別しＡＰにその旨絡する。ＡＰではそれを受けて、メモ
リＭＡ内の該加令會読み出し、他の処理装置ｉｔ（例え
ばｎ＝０Ｐｎ、 ＭＣｎ、 Ｈ［Ｊ８ｎの糸）が空いた
時点で該命令を空きのｌＬｌ理装置１−ｎ△バスカプラ
Ｏｎを介して転送する。同時にへ４Ａ内のし命令が実行
される。処理装置■の番号をＯからｎに書き替える。さ
らに、処理装置ＡＰは入出力コントローラ１（ＪＣ舌−
介して、該加令に関する怜報お↓び、障 害となった処
理装置０に関する情報を入出力装＋ｊｌｌｊＩＯに出力
する。これにより、処理装［０で実行し得なかった壮挙
（加令）は処理装置１ｎにより替りに実行される。
ココで、処理装置Ａの障害コントローラＡＬは障害処理
装置０のプログラムの再ロードおよび、診断にも使用さ
れる。先ず、診断について説明する。メモリＭＡにはＡ
Ｌからの情報に基き峰−皆処理装輩０に関する情報か一
〇億されている。一方、ＡＰは入出力装置道ＩＯから処
理装置０に記憶されているべき、正常なプログラムおよ
びデータをＩＯＣを介してメモリＭｌ（に１．光与込１
゜次にＡＬのリード０を介して、処理装置・４０にメモ
リＭＯＯの続出し命令が送られる。こＪｌにより、バス
カブラＯＯを介し、てへ１００内のプログラムおよびデ
ータがメモリＮ＋Ａに込られて米る。−市蓋送られると
処理装置ＡＰは、メモリ距１内の同一部分に相当するプ
ログラムおよび、データを耽出し）両省を比軟する０相
貢する部分かあるとその情報を整理し、ＩＯＣを介して
入出力装置ＩＯへ出力する。全てのプログラムおよび、
データについて同様の作業を味り返えす。
装置０のプログラムの再ロードおよび、診断にも使用さ
れる。先ず、診断について説明する。メモリＭＡにはＡ
Ｌからの情報に基き峰−皆処理装輩０に関する情報か一
〇億されている。一方、ＡＰは入出力装置道ＩＯから処
理装置０に記憶されているべき、正常なプログラムおよ
びデータをＩＯＣを介してメモリＭｌ（に１．光与込１
゜次にＡＬのリード０を介して、処理装置・４０にメモ
リＭＯＯの続出し命令が送られる。こＪｌにより、バス
カブラＯＯを介し、てへ１００内のプログラムおよびデ
ータがメモリＮ＋Ａに込られて米る。−市蓋送られると
処理装置ＡＰは、メモリ距１内の同一部分に相当するプ
ログラムおよび、データを耽出し）両省を比軟する０相
貢する部分かあるとその情報を整理し、ＩＯＣを介して
入出力装置ＩＯへ出力する。全てのプログラムおよび、
データについて同様の作業を味り返えす。
次に、眩−簀処理装置０の初期設定について説明する。
処理装置ＡＰは診断が完了すると、メモリＭＡにＩＯＣ
を介してＩＯから前記プログラムおよび、データを一定
竜読み込む。メモリ八１Ｂ内の同一部分に相当する。フ
ログラムおよびデータを絖み出し両者を比較する。両省
が一致したことを雑誌したのち、ＡＬを介してＵ（ＪＰ
をリセットするとともに、バスカフラＣＯ介し７てλ１
ＣＯにブロクラムおよ（トデータを仁込する。全てのプ
ログラムおよび、データの丙ロードが終。
を介してＩＯから前記プログラムおよび、データを一定
竜読み込む。メモリ八１Ｂ内の同一部分に相当する。フ
ログラムおよびデータを絖み出し両者を比較する。両省
が一致したことを雑誌したのち、ＡＬを介してＵ（ＪＰ
をリセットするとともに、バスカフラＣＯ介し７てλ１
ＣＯにブロクラムおよ（トデータを仁込する。全てのプ
ログラムおよび、データの丙ロードが終。
了すると、処理装ｗＯｄ丹び動作状態となる。
この間他の処理装置１〜ｎは正常に動作を絖鳴中断状態
とはならない。
とはならない。
従って本発明の方式によれば一書となった戦埋装［（例
えはＯ）の取扱っていた命令は払ないことなく、他の空
きの処理ｋｌ＆（例えばｎ）に予め他の処理装置に６己
パさせておい大。該命令を読出し２１１送して実行させ
ることにより、救済される。さらに。障簀を検出し制御
する手段ＡＬにより唾吾となった処ｊ！１１装揃（例え
ばＯ）のみにプログラムに！ロードすることにより、処
理の中断をなくすことが出来る。これにより、システム
の信頼度を一段と―めることか可ｉホとなる。しかも補
助メモリまた共通メモリ等を使用することなく一般の処
理装置［のメモリを用いて命令退避出来るので、より経
済的となっている。
えはＯ）の取扱っていた命令は払ないことなく、他の空
きの処理ｋｌ＆（例えばｎ）に予め他の処理装置に６己
パさせておい大。該命令を読出し２１１送して実行させ
ることにより、救済される。さらに。障簀を検出し制御
する手段ＡＬにより唾吾となった処ｊ！１１装揃（例え
ばＯ）のみにプログラムに！ロードすることにより、処
理の中断をなくすことが出来る。これにより、システム
の信頼度を一段と―めることか可ｉホとなる。しかも補
助メモリまた共通メモリ等を使用することなく一般の処
理装置［のメモリを用いて命令退避出来るので、より経
済的となっている。
第１図は従来方式の中粘方式図、第２図は本発明の障害
防止方式の実施例を示す中継方式図である。 ｃｐｏ〜ｎ）ＡＰ・・・プロセッサ ＭＡ、 ＭＢ、 ＭＯＯ〜ｎ ・−・メモリ装置ＢＬ１
８Ａ、 ＢＵＳＯ−ｎ・・・処理装置のデータおよびア
ドレス等のパスライン Ｉｏｏ・・・人出力コントローラ、ＩＯ・・・入出力装
置ＡＬ・・・障害コントローラ
防止方式の実施例を示す中継方式図である。 ｃｐｏ〜ｎ）ＡＰ・・・プロセッサ ＭＡ、 ＭＢ、 ＭＯＯ〜ｎ ・−・メモリ装置ＢＬ１
８Ａ、 ＢＵＳＯ−ｎ・・・処理装置のデータおよびア
ドレス等のパスライン Ｉｏｏ・・・人出力コントローラ、ＩＯ・・・入出力装
置ＡＬ・・・障害コントローラ
Claims (1)
- １、複数の処理装置に仕事を分担させて、処理させるマ
ルチプロセッサシステムにおいて、各処理装置の障害検
出手段を設け、かつ、予め各処理装置の扱う仕等の内容
（命令）を当該処理装置とは異なる処理装置に記憶して
おき、仕事が正常に終了した場合は、当該処理装置から
の情報に基き前記記憶を消去し、仕事が正常に終了しな
かった場合（例えば当該処理装置が障害の場合）は前記
仕事の内容（命令）に関する記憶を絖出し、他の処理装
置が空いた時点で当該命令を空きの処理装置に転送して
同一命令を再度芙行させるとともに入出力装置に、尚該
障害処理方式に関する情報と前記仕事の内容（命令）に
関する情報を出力することを、特徴とする障害処理方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127795A JPS5829063A (ja) | 1981-08-17 | 1981-08-17 | 障害防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127795A JPS5829063A (ja) | 1981-08-17 | 1981-08-17 | 障害防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829063A true JPS5829063A (ja) | 1983-02-21 |
Family
ID=14968858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127795A Pending JPS5829063A (ja) | 1981-08-17 | 1981-08-17 | 障害防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313551A (ja) * | 1987-06-15 | 1988-12-21 | Akio Sugi | 蒸気炊飯方法とその装置 |
-
1981
- 1981-08-17 JP JP56127795A patent/JPS5829063A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313551A (ja) * | 1987-06-15 | 1988-12-21 | Akio Sugi | 蒸気炊飯方法とその装置 |
| JPH0468898B2 (ja) * | 1987-06-15 | 1992-11-04 | Akio Sugi |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS5829063A (ja) | 障害防止方式 | |
| KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
| JPH0343836A (ja) | ベクタード割込み制御方式 | |
| JPS61125652A (ja) | 制御システム | |
| JPS61133436A (ja) | デ−タ処理装置 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPS62177632A (ja) | デ−タ処理装置の異常処理方式 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPS6378253A (ja) | プログラムロ−ド方式 | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPS5914055A (ja) | デユプレツクス・スタンバイｃｐｕシステム | |
| JPH01166145A (ja) | Ｃｐｕ監視装置 | |
| JPS58217059A (ja) | 複合計算機システム | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPH04291646A (ja) | 書き込み監視装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH02234255A (ja) | 入出力制御方式 | |
| JPS6235743A (ja) | 初期設定装置 | |
| JPS62152056A (ja) | 情報処理装置 | |
| JPS61134850A (ja) | 従属プロセツサのデバツグ方法 | |
| JPS63228339A (ja) | 命令処理装置の試験方式 | |
| JPH02156306A (ja) | 複合制御装置およびその制御方法 | |
| JPS62134740A (ja) | 多重化構成された制御系の初期プログラムロ−ド方式 |