JPS5826666B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法詳しくは導体配線の形成
等に使用するりフトオフ法の改良に関するものである。

従来のリフト・オフ・エツチング法を用いた配線方法を
第１図に示す。

ａ−１，ｂ−１，ｃ １は第１図ａ、ｂ、ｃ各工程に
おける平面図、ａ −２、ｂ−２，ｃ−２は平面図ａ−
１，ｂ １ｔｃ−１におけるＩ−Ｉ’線での断面構造
図である。

まず基体１１の上面に絶縁体膜１２を形成する。

その上に、フォト・レジスト膜１５によって選択的にパ
ターン形成された、絶縁体膜１３で覆われた第１層配線
としての導電体膜（ＡＬ膜）１４を形成するａｏついで
その上に、第２層配線としての導電体膜（ＡＬ膜）１６
を全面に蒸着するｂｏこの場合、フォト・レジスト膜１
５の側面は導電体膜１６は被着しない。

次に、フォト・レジスト膜１５の除去液に浸せば、フォ
ト・レジスト膜１５及びその上に被着された導電体膜１
６が同時に除去されるＣ６ このリフト・オフ・エツチング法では第１図のＣに示す
如く第１層配線としての導電体膜１４と第２層配線とし
ての導電体膜１６とは交差することができない。

すなわち、フォト・レジスト膜上の導電体膜１６を同時
にすべて除去できることがリフトオフ法の一つの大きな
特長であるため、第１図の方法では導電体膜１４上に導
電体膜１６を形成することができない。

そこで本発明の目的は、リフト・オフ・エツチング法に
おいて第１層配線と第２層配線とを交差せしめ得るよう
にすることである。

このリフト・オフ・エツチング法を用いることにより電
荷結合素子（ＣＣＤ）のクロック配線の形成を容易にす
ることができる。

以下、第２図を用いて本発明の一実施例の方法を説明す
る。

第２図ａ−１〜ｅ−１は平面図、第２図ａ −２〜ｅ
−２及びａ −３〜ｅ −３は同平面図のＩ−Ｉ’、ｎ
−ｎ’での断面構造図である。

第２図において第１図と同じものは同一番号を付してい
る。

第２図ａの工程は第１図のａと同一である。次に、フォ
ト・エツチング法によって第２のフォト・レジスト膜１
７を選択的に形成し、フォト・レジスト膜１５を部分的
に露出せしめる６０次に、プラズマ・エツチング法等を
用いてフォト・レジスト膜１７の膜厚弁だけ全体を除去
する。

このとき、ｂの工程によってフォト・レジスト膜１５の
露出した部分も同時に除去されるｃｏこの状態で、第２
層配線としての導電体膜（ＡＩ膜）１６を全面に蒸着す
る。

この場合、フォト・レジスト膜１５の形成されていない
部分では導電体膜１４と導電体膜１６とが交差して重な
り合うｄ。

しかるのちフォト・レジスト膜１５の除去液に浸せば、
フォト・レジスト膜１５及びその上に被着された導電体
膜１６の部分が同時に除去される。

従って、第１層配線としての導電体膜１４と、その囲り
に形成される第２層配線としての導電体膜１６とが、１
８に示す部分で交差するように形成されるｅ。

ついで上記方法を電荷結合素子（ＣＣＤ）のゲート電極
形成に適用した本発明の第２の実施例を第３図に示す。

第２図と同じくａ−１〜ｅ−１は平面図、ａ−２〜ｅ−
２、ｂ−３〜ｅ−３は夫々平面図に示すＩ−■′、ＩＩ
−ＩＩ’での断面構造図である。

すなわち、シリコン基体３１の上面にゲート酸化膜３２
及びフィールド酸化膜３３を形成する。

第１層配線として陽極酸化アルミナ膜３４で覆われたア
ルミニウム膜３５ 、３５’を所望のパターンにフォト
・レジスト膜３６ 、３６’を用いて形成する３０次に
、３７ 、３７’に示す部分のフォト・レジスト膜３６
、３６’を選択的に除去してアルミナ膜３４の一部を
露出するす。

ついで第２層配線膜としてのアルミニウム膜３８を全面
をど蒸着するＣ８しかるのちフォト・レジスト膜３６
、３６’の除去液（例えばＪ−１００）に浸して、フォ
ト・レジスト膜３６ 、３６’及びその上に形成された
アルミニウム膜３８の一部を除去してアルミニウム膜を
３８．３８’に分離するｄ。

次に、アルミニウム膜３８ 、３８’の３９．３９’に
示す部分を選択的にエツチング除去すれば、ｅ−１図に
示す如＜（アルミニウム膜３５）φ１．（アルミニウム
膜３８’）φ２ 、（アルミニウム膜３５すφ３．（ア
ルミニウム膜３８）φ４の４相のゲート電極を有するＣ
ＣＤ電極が形成される。

なお、アルミニウム膜の代わりに導電性多結晶シリコン
を用いてもよい。

第４図は本発明の実施例である第３図ａ ”−ｅに示す
工程により形成された半導体装置の斜視図である。

尚、第４図において、第３図と同一番号は同一部分を示
す。

以上のように本発明によればリフト・オフ・エツチング
法の適用範囲が広がり、本発明の第２の実施例に示す如
く特別にコンタクト形成することなく多相クロック配線
することが可能になる。

【図面の簡単な説明】

第１図ａ ” Ｃは従来のリフト・オフ・エツチング法
を示し、ａ−１〜ｃ−１は各行程における平面構造図、
同ａ −２〜ｃ −２は平面構造図の■■′線断面図で
ある。 第２図ａ −ｅは本発明の一実施例にかかるリフト・オ
フ、エツチング法を示し、同ａ−１〜ｅ−１は平面構造
図、同ａ−１〜ｅ−１、ａ−３〜ｅ −３はそれぞれ同
平面構造図の１−Ｉ’、ｎ−ＩＩ’線構造断面図である
。 第３図ａ〜ｅは本発明によるリフト・オフ・エツチング
法を電荷結合素子（ＣＣＤ）のゲート電極形成に適用し
た工程図、第４図は第３図で形成された半導体装置の斜
視図である。 １１．３１・・・・・・半導体基体、１２，１３・・・
・・・絶縁体膜、１４，１６・・・・・・導電体膜、１
５，１７・・・・・・フォト・レジスト膜、３２，３３
・・・・・・シリコン酸化膜、３４・・・・・・陽極酸
化アルミナ膜、３５゜３５’、３８，３Ｂ’・・・・・
・アルミニウム膜、３６゜３６′・・・・・・フォト・
レジスト膜。

Claims (1)

【特許請求の範囲】
1. １ 絶縁体膜で覆われた第１層配線とフォトレジストよ
   りなる２層膜を所望のパターンに形成する工程と、上記
   第１層配線上の上記フォトレジストの所定部分を除去す
   る工程と、第２層配線となる配線層を全面に形成する工
   程と、上記フォトレジストを除去することにより、上記
   フォトレジスト上の上記配線層を除去し、上記所定部分
   上において接続される様に第２層配線を形成する工程を
   有することを特徴とする半導体装置の製造方法。