JPS5825251A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS5825251A JPS5825251A JP9277782A JP9277782A JPS5825251A JP S5825251 A JPS5825251 A JP S5825251A JP 9277782 A JP9277782 A JP 9277782A JP 9277782 A JP9277782 A JP 9277782A JP S5825251 A JPS5825251 A JP S5825251A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- metal
- plated
- frame
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームに係り、％に互いＫＪ４なる金
属被膜のメッキ層が表面ＫＷｓ接して設けられたリード
フレームＫ１ｇする。
属被膜のメッキ層が表面ＫＷｓ接して設けられたリード
フレームＫ１ｇする。
従来、リードフレームのメッキ層はリードフレームの全
主表面に同一金属、例えば銀で設けられた本のや半導体
素子搭載部および各リードのボンディング領域のみに例
えば金メッキが行なわれたものが一般に用いられていた
。しかしながら、全面に銀メッキされたものは素子とリ
ードフレームとの接着も銀で行なわれるために、そＯ接
着特性があ１０良好ではなく、そのために素子搭載部に
のみ、この銀メッキ層の上に金メッキを行なったりして
いる。ところが、この銀メッキ層の上に金メッキ層を重
なると、銀メッキ層に金がくわれるので、十分な接着力
を有する金メッキ層を設けるためＫは多くの金が必要で
あった。
主表面に同一金属、例えば銀で設けられた本のや半導体
素子搭載部および各リードのボンディング領域のみに例
えば金メッキが行なわれたものが一般に用いられていた
。しかしながら、全面に銀メッキされたものは素子とリ
ードフレームとの接着も銀で行なわれるために、そＯ接
着特性があ１０良好ではなく、そのために素子搭載部に
のみ、この銀メッキ層の上に金メッキを行なったりして
いる。ところが、この銀メッキ層の上に金メッキ層を重
なると、銀メッキ層に金がくわれるので、十分な接着力
を有する金メッキ層を設けるためＫは多くの金が必要で
あった。
また、リードフレームの主表面上に直接会の部分メッキ
が行なわれた例では、各リードのボンディング領域にも
金メッキが行なわれるため、同様に多くの金が必要であ
った。
が行なわれた例では、各リードのボンディング領域にも
金メッキが行なわれるため、同様に多くの金が必要であ
った。
本発明の目的は、ボンディング性、耐食性及び半田付性
をそれぞれ確保すると共にコストの低減を計ったり−ド
７レームを提供することＫあゐ。
をそれぞれ確保すると共にコストの低減を計ったり−ド
７レームを提供することＫあゐ。
本発明の特徴は、半導体装置に用いられるリードフレー
ムにおいて、半導体素子搭載１１に第一の金属のメッキ
層が設けられ、該第−の金属のメ。
ムにおいて、半導体素子搭載１１に第一の金属のメッキ
層が設けられ、該第−の金属のメ。
キ層が設けられない部分のみに第二の金属のメッキ層が
設けられているリードフレームにある。
設けられているリードフレームにある。
以下、本発明のリードフレームを製造する方法を説明す
る。本願発明者が従来より考えていた方法として、互い
に異なる金属の被膜を同一素材表面に形成するには、ま
ずマスキング治具ｔたはマスキング材を用いて第一の金
属被膜を形成したい領域のみを露出させてメッキを行な
い、ついでこれとは別のパターンをもつマスキング治具
またはマスキング材を用いて同じく第二の金属被膜を形
成したい領域のみを露出させ再び第二の金属をメッキす
るという方法がある。この方法は、マスキングを２ｓ！
ｊ行なうために工数が２倍かかること、マスキング治具
を用いるときは２種の治具を要すること、互いに＃ｉｉ
させて形成したいときは被膜の重なりまたは隙間が生じ
易く、マスキング作業にも多大の時間を要するなどの欠
点があるが、各々の工程その亀のは困難性がなく、かつ
各々の金属被膜が互いに影響されることなく形成出来る
ので、高品質のリードフレームが実現可能である。
る。本願発明者が従来より考えていた方法として、互い
に異なる金属の被膜を同一素材表面に形成するには、ま
ずマスキング治具ｔたはマスキング材を用いて第一の金
属被膜を形成したい領域のみを露出させてメッキを行な
い、ついでこれとは別のパターンをもつマスキング治具
またはマスキング材を用いて同じく第二の金属被膜を形
成したい領域のみを露出させ再び第二の金属をメッキす
るという方法がある。この方法は、マスキングを２ｓ！
ｊ行なうために工数が２倍かかること、マスキング治具
を用いるときは２種の治具を要すること、互いに＃ｉｉ
させて形成したいときは被膜の重なりまたは隙間が生じ
易く、マスキング作業にも多大の時間を要するなどの欠
点があるが、各々の工程その亀のは困難性がなく、かつ
各々の金属被膜が互いに影響されることなく形成出来る
ので、高品質のリードフレームが実現可能である。
以下、本発明の実施例について図面を用いて説明する。
第１図（ａ） 、 （ｂ）は１本発明の一１！膣例の半
導体装置用リードフレームで、第１因（Ｊｌ）は平面図
、ｏｘ図（ｂ）は１／ｓ１図（ａ）のＸ−Ｘ′テノ断ｍ
ｓでする。
導体装置用リードフレームで、第１因（Ｊｌ）は平面図
、ｏｘ図（ｂ）は１／ｓ１図（ａ）のＸ−Ｘ′テノ断ｍ
ｓでする。
本集施例では、銀被膜２と金被膜３とがそれぞれ所望の
領域に設けられている。
領域に設けられている。
本発明によれば、従来の４のと比較して％半導体素子の
接着性と金属細線のボンディング性が同等のリードフレ
ームを低コストで製造できることは勿鍮、異なる金属被
膜が興接して形成されるＯで素材表面の露出がなく、素
材の腐食を藺止する等大きな効果を奏することができる
。
接着性と金属細線のボンディング性が同等のリードフレ
ームを低コストで製造できることは勿鍮、異なる金属被
膜が興接して形成されるＯで素材表面の露出がなく、素
材の腐食を藺止する等大きな効果を奏することができる
。
第１図（ａ） 、 Ｐ）は本発明の一実施例の半導体装
置用リードフレームで第１図（ａ）は平面図、第１図（
ｂ）は第１図６）のＸ−Ｘ／での断面図である。
置用リードフレームで第１図（ａ）は平面図、第１図（
ｂ）は第１図６）のＸ−Ｘ／での断面図である。
Claims (1)
- 半導体装置に用いられるリードフレームにおいて、半導
体素子搭載部に第一の金属のメッキ層が設けられ、該第
−の金属のメッキ層が設けられない部分のみに第二の金
属のメッキ層が設けられていること金特徴とするリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9277782A JPS5825251A (ja) | 1982-05-31 | 1982-05-31 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9277782A JPS5825251A (ja) | 1982-05-31 | 1982-05-31 | リ−ドフレ−ム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6578175A Division JPS51140839A (en) | 1975-05-30 | 1975-05-30 | Method of forming coatings of different metals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825251A true JPS5825251A (ja) | 1983-02-15 |
| JPS6343898B2 JPS6343898B2 (ja) | 1988-09-01 |
Family
ID=14063847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9277782A Granted JPS5825251A (ja) | 1982-05-31 | 1982-05-31 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825251A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS493837A (ja) * | 1972-05-03 | 1974-01-14 |
-
1982
- 1982-05-31 JP JP9277782A patent/JPS5825251A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS493837A (ja) * | 1972-05-03 | 1974-01-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343898B2 (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5825251A (ja) | リ−ドフレ−ム | |
| JPS5827353A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS57114265A (en) | Ic lead frame and transistor comb and manufacture thereof | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JPS634945B2 (ja) | ||
| JPS5596666A (en) | Method of fabricating semiconductor device substrate | |
| JPS5915507Y2 (ja) | 半導体取着構造 | |
| JPS58186957A (ja) | リ−ドフレ−ム | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPH06291232A (ja) | リードフレーム及びその製造方法 | |
| JPS57149759A (en) | Tape carrier for semiconductor | |
| KR940005200A (ko) | 배선기판상의 배선표면 처리방법 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS57139949A (en) | Resin sealing type semiconductor device | |
| JPS58111958U (ja) | 半導体装置のリ−ドフレ−ム | |
| JP2522094B2 (ja) | 半導体パッケ―ジのリ―ドカット方法 | |
| JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JP2654677B2 (ja) | 半導体装置の製造方法 | |
| JPS57154844A (en) | Semiconductor element | |
| JPH01137659A (ja) | リードフレーム及びその製造方法 | |
| JPS6244545Y2 (ja) | ||
| JPS5936953A (ja) | 半導体用リ−ドフレ−ム | |
| JPS63304650A (ja) | 半導体装置 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH01187958A (ja) | リードフレーム |