JPS58208994A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPS58208994A JPS58208994A JP57090583A JP9058382A JPS58208994A JP S58208994 A JPS58208994 A JP S58208994A JP 57090583 A JP57090583 A JP 57090583A JP 9058382 A JP9058382 A JP 9058382A JP S58208994 A JPS58208994 A JP S58208994A
- Authority
- JP
- Japan
- Prior art keywords
- data
- written
- rewrite
- cell
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は記憶データを電気的に書換え可能な所ｇｌ！！
Ｅ ＰＲＯＭを記憶装置本体とする不揮発性半導体記憶
装置に関する。
Ｅ ＰＲＯＭを記憶装置本体とする不揮発性半導体記憶
装置に関する。
読出し専用メモリ、所謂ＲＯＭは各種のデータ処理に広
く用いられている。また穀近ではこのようなＲＯＭの記
憶データを電気的に書換え可能としたＥ ＰＲＯＭ（Ｅ
ｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａ
ｍｐｂｌｅＲＯＭ ）が開発され、広く利用されるよう
になってきている。
く用いられている。また穀近ではこのようなＲＯＭの記
憶データを電気的に書換え可能としたＥ ＰＲＯＭ（Ｅ
ｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａ
ｍｐｂｌｅＲＯＭ ）が開発され、広く利用されるよう
になってきている。
しかして従来、この種のＥ２ＦＲＯＭは、一般的に第１
図に示すように複数の記憶セルをマトリックス状に配置
してなる記憶装置本体としてのセル・マトリ、クス１、
このセルマトリ、クス１の記憶セルを選択する図示しな
い選択回路、そして上記選択された記憶セルと外部との
データの授受を行うＩ１０パ、ファ回路２、前記選択さ
れた記憶セルのデータ書換えを制御するＷ／Ｅ切換え回
路３によシ構成される。このＷ／ＦＪ切換え回路３は、
例えは記憶セルのデータを１＃から０”に変更してデー
タ書込みを行わしめると共に１データを′０”からパ１
”に変更してその消去を行わしめるものである。
図に示すように複数の記憶セルをマトリックス状に配置
してなる記憶装置本体としてのセル・マトリ、クス１、
このセルマトリ、クス１の記憶セルを選択する図示しな
い選択回路、そして上記選択された記憶セルと外部との
データの授受を行うＩ１０パ、ファ回路２、前記選択さ
れた記憶セルのデータ書換えを制御するＷ／Ｅ切換え回
路３によシ構成される。このＷ／ＦＪ切換え回路３は、
例えは記憶セルのデータを１＃から０”に変更してデー
タ書込みを行わしめると共に１データを′０”からパ１
”に変更してその消去を行わしめるものである。
このような構成のｇ２ＦＲＯＭ 、即ち不揮発性半導体
記憶装置のデータを書換える場合、先ずデータ書換えの
目的番地の記憶セルを選び、そのセルに”１″なるデー
タを力えてその消去を行ったのち、１．換えるべき新し
いデータに応じて０″の書込み処理が行われる。このよ
うなデータ書換え処理は、数ビットのセルからなるバイ
ト単位で行う場合にも同様にして行われ、まず選択され
た全てのセルのデータを消去したのち、新たなデータの
書込みが行われる。
記憶装置のデータを書換える場合、先ずデータ書換えの
目的番地の記憶セルを選び、そのセルに”１″なるデー
タを力えてその消去を行ったのち、１．換えるべき新し
いデータに応じて０″の書込み処理が行われる。このよ
うなデータ書換え処理は、数ビットのセルからなるバイ
ト単位で行う場合にも同様にして行われ、まず選択され
た全てのセルのデータを消去したのち、新たなデータの
書込みが行われる。
つまり、従来装置にあっては、ビットデータの全ての消
去と、所望データの書込みと云う２工程のデータ書換え
処理を必要とする。その上、これらの処理は、通常高電
圧を用いて行われる為、その取扱、いかめんどうであっ
た。
去と、所望データの書込みと云う２工程のデータ書換え
処理を必要とする。その上、これらの処理は、通常高電
圧を用いて行われる為、その取扱、いかめんどうであっ
た。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、不揮発性半導体記憶素子からな
る記憶装置本体の記憶データを単一の過程で効率良く書
換えることのできる実用性の高い不揮発性半導体記憶装
置を提供することにある。
の目的とするところは、不揮発性半導体記憶素子からな
る記憶装置本体の記憶データを単一の過程で効率良く書
換えることのできる実用性の高い不揮発性半導体記憶装
置を提供することにある。
本発明の概要は記憶セルに既に書込まれているデータと
、該記憶セルに新たに書込もうとするデータとを比較し
て上記既に書込まれたデータの書換えの必要性を判定し
、その判定結果に従ってデータの書込み（’Ｊ’→″′
０”）またはデータの消去（′０″→″’１”）を選択
的に行わしめ、これによシデータの書換えの必要性のあ
る記憶セルに対してのみｌ工程処理によってそのデータ
の書換えを行うようにしたものである。
、該記憶セルに新たに書込もうとするデータとを比較し
て上記既に書込まれたデータの書換えの必要性を判定し
、その判定結果に従ってデータの書込み（’Ｊ’→″′
０”）またはデータの消去（′０″→″’１”）を選択
的に行わしめ、これによシデータの書換えの必要性のあ
る記憶セルに対してのみｌ工程処理によってそのデータ
の書換えを行うようにしたものである。
従って本発明によれば、データの書換えを必要とする記
憶セルのみを選択してデータ゛Ｏｍの書込み、或いは′
１＃への消去を単一の過程で行うことによシ、その書換
えを行うことができ、非常に簡単である。故に、その取
扱いの簡易化を図ることができ、実用的利点が絶大であ
る。
憶セルのみを選択してデータ゛Ｏｍの書込み、或いは′
１＃への消去を単一の過程で行うことによシ、その書換
えを行うことができ、非常に簡単である。故に、その取
扱いの簡易化を図ることができ、実用的利点が絶大であ
る。
以下、図面を参照して本発明の一実施例につき押明する
。
。
第２図は実施例装聞の概略構成図であり、１はセル・マ
トリックス、２Ｖｒ Ｉ／ＱノＪ、ツファ回路、３はＷ
／Ｅ切換え回路である。この装置が特徴とするところは
、セル・マトリックス１の選択された記憶セルに既に書
込まれているデータと、１１０−４ッファ回路２を介し
て与えられる新たに書込むべきデータとを比較回路４ｍ
、４ｂ〜４ｎにてそれぞれ比較するようにして・いる
。この例では比較回路４ｈ、４ｂ〜４ｎにて１／ぐイト
単位で、各ビットデータがそれぞれ比較されるようにな
っている。各比較回路４ａ 、４ｂ〜４ｎは、記憶セル
に既に書込まれているデータＲと、新たに謝込むべきデ
ータＤとを比較し、第１表に示す如き論理処理を行って
、書込みが必要であるか否かを示すデータＷ１と、消去
が必要であるか否かを示すデータＥｌとをそれぞれ求め
ている。
トリックス、２Ｖｒ Ｉ／ＱノＪ、ツファ回路、３はＷ
／Ｅ切換え回路である。この装置が特徴とするところは
、セル・マトリックス１の選択された記憶セルに既に書
込まれているデータと、１１０−４ッファ回路２を介し
て与えられる新たに書込むべきデータとを比較回路４ｍ
、４ｂ〜４ｎにてそれぞれ比較するようにして・いる
。この例では比較回路４ｈ、４ｂ〜４ｎにて１／ぐイト
単位で、各ビットデータがそれぞれ比較されるようにな
っている。各比較回路４ａ 、４ｂ〜４ｎは、記憶セル
に既に書込まれているデータＲと、新たに謝込むべきデ
ータＤとを比較し、第１表に示す如き論理処理を行って
、書込みが必要であるか否かを示すデータＷ１と、消去
が必要であるか否かを示すデータＥｌとをそれぞれ求め
ている。
第１表
このようにして各比較回路４ａ、４ｂ〜４ｎによシそれ
ぞれ求められた上記データｗｔ 、 ＦＥＩは書込み信
号発生回路５および消去信号発生回路６にそれぞれ与え
られる。これらの信号を受けて前記各信号発生回路５．
６は書込み信号Ｗおよび消去信号Ｅを発生し、これをＷ
／Ｅ切換え回路３に与えている。。しかしてＷ／Ｅ切換
え回路３は、例えば第２表に示す如き論理処理によって
、畳込みモードＷおよび消去モードｅの判定を行い、前
記セルマトリックス１に対してモード切換えを行ってい
る。
ぞれ求められた上記データｗｔ 、 ＦＥＩは書込み信
号発生回路５および消去信号発生回路６にそれぞれ与え
られる。これらの信号を受けて前記各信号発生回路５．
６は書込み信号Ｗおよび消去信号Ｅを発生し、これをＷ
／Ｅ切換え回路３に与えている。。しかしてＷ／Ｅ切換
え回路３は、例えば第２表に示す如き論理処理によって
、畳込みモードＷおよび消去モードｅの判定を行い、前
記セルマトリックス１に対してモード切換えを行ってい
る。
第 ２ 表
尚、ここでは１バイト単位で書込みの発生および消去の
発生が検出されるようになっておシ、書込みモードに比
して消去モードが優先されるように定められている。ま
たこのような１ ／、Ｉイト単位での処理を行う為には
、例えば前記データＷ１．Ｅｉを１バイト単位で論理和
処理する等して行われる。
発生が検出されるようになっておシ、書込みモードに比
して消去モードが優先されるように定められている。ま
たこのような１ ／、Ｉイト単位での処理を行う為には
、例えば前記データＷ１．Ｅｉを１バイト単位で論理和
処理する等して行われる。
しかして、このようにデータの書込みおよび消去の必要
性が検出（判定）された記憶セルに対しては、Ｗ／Ｆ、
切換え回路３にょシモードが指定された上で、高電圧発
生回路７よシ高電圧が印加されて、その書込み、あるい
は消去が行われる。この場合、１バイトヲ構成する記憶
セル中の消去を必要とするセルに対してデータの消去が
行われ、次に上記１バイトの配憶セル中の書込みを必要
とするセルに対してデータの書込みが行われる。
性が検出（判定）された記憶セルに対しては、Ｗ／Ｆ、
切換え回路３にょシモードが指定された上で、高電圧発
生回路７よシ高電圧が印加されて、その書込み、あるい
は消去が行われる。この場合、１バイトヲ構成する記憶
セル中の消去を必要とするセルに対してデータの消去が
行われ、次に上記１バイトの配憶セル中の書込みを必要
とするセルに対してデータの書込みが行われる。
かくしてこのように構成された装置によれば、第３図に
タイミング図を示すように、期間ＴＩにて書換えるべき
データＤを読込み、既に書込まれているデータＲと比較
する。その後、期間Ｔ２において上記比較結果に従って
消去を必要とするセルに対して、データの消去（Ｏｊ′
→゛°１″）１−行わしめる。またこのとき、消去を必
要とするセルが存在しない場合には、期間Ｔ２において
書込みを必要とするセルに対してデータの書込み（ｌ＃
→゛０＃）を行わしめる。更に、データ書換えを必要と
しない場合には、−切書換処理を行わない。しかるのち
、次の期間Ｔ３には、前記期間Ｔ１と同様にしてデータ
の比較を行い、期間Ｔ４では先に消去動作によって書込
みがなされなかったセルに対してデ〜りの書込みを行わ
しめる。
タイミング図を示すように、期間ＴＩにて書換えるべき
データＤを読込み、既に書込まれているデータＲと比較
する。その後、期間Ｔ２において上記比較結果に従って
消去を必要とするセルに対して、データの消去（Ｏｊ′
→゛°１″）１−行わしめる。またこのとき、消去を必
要とするセルが存在しない場合には、期間Ｔ２において
書込みを必要とするセルに対してデータの書込み（ｌ＃
→゛０＃）を行わしめる。更に、データ書換えを必要と
しない場合には、−切書換処理を行わない。しかるのち
、次の期間Ｔ３には、前記期間Ｔ１と同様にしてデータ
の比較を行い、期間Ｔ４では先に消去動作によって書込
みがなされなかったセルに対してデ〜りの書込みを行わ
しめる。
これらの期間Ｔ１〜Ｔ４の処理により、データ宵換えを
必要とする全てのセルに対してデータの消去またはデー
タの別込みが行われ、上記データの書換えが完了する。
必要とする全てのセルに対してデータの消去またはデー
タの別込みが行われ、上記データの書換えが完了する。
つまり、データの書換えを必要とする記憶セルについて
のみ、そのデータの書換えが消去または書込み処理によ
り実行されることになる。
のみ、そのデータの書換えが消去または書込み処理によ
り実行されることになる。
以上のように本発明によれば、従来のように記憶セルを
一旦消去したのち新たなデータを書込むと云う２段階の
処理を必要とせず、短時間に効率よくデータの書換えを
行い得る。しかも、データの書換えを必要とする記憶セ
ルに対して ・のみ１．換え処理、つまり書込みまた
は消去処理を行うので、非常に簡単であり、このような
処理に高電圧を用いることから、記憶セル（素子）に対
するデータ書換え回数の制限が大幅に緩和される。つま
υ、高電圧印加によるデータ変更の都度その菓子特性が
劣化するが、データの１換えの必要なセルに対してのみ
高電圧を加えるので、全体的にはデータ変更回数に比し
て各セルのデータ書換回数が減少する。従って、上記し
たように書換え可能回数の向上を図り伊、実用的利点が
絶大である。
一旦消去したのち新たなデータを書込むと云う２段階の
処理を必要とせず、短時間に効率よくデータの書換えを
行い得る。しかも、データの書換えを必要とする記憶セ
ルに対して ・のみ１．換え処理、つまり書込みまた
は消去処理を行うので、非常に簡単であり、このような
処理に高電圧を用いることから、記憶セル（素子）に対
するデータ書換え回数の制限が大幅に緩和される。つま
υ、高電圧印加によるデータ変更の都度その菓子特性が
劣化するが、データの１換えの必要なセルに対してのみ
高電圧を加えるので、全体的にはデータ変更回数に比し
て各セルのデータ書換回数が減少する。従って、上記し
たように書換え可能回数の向上を図り伊、実用的利点が
絶大である。
尚、本発明は上記実施、例に限定されるものではない。
例えば冑込みモードを消去モードより優先させるように
してもよ、い。またバイト単ムＴではなく、１ビット単
位でデータ１換えを行うようにしてもよい。この場合に
は上記モードの優先は全く不要となる。以上要するに本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。
してもよ、い。またバイト単ムＴではなく、１ビット単
位でデータ１換えを行うようにしてもよい。この場合に
は上記モードの優先は全く不要となる。以上要するに本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。
第１図は従来装置の構成図、第２図は本発明の一実施例
装置の概略構成図、第３図は実施例装置の動作モードを
示すタイミングｍｌである。 １・・・セル・マトリックス（記憶装置本体）、２・・
Ｉｌｏ・９２７７回路、３・・Ｗ／Ｅ切換え回路、４ａ
、４ｂ〜４ｎ・・・比較回路、５・・書込み信号発生回
路、６・・・消去信号発生回路、７・・・高電圧発生回
路、
装置の概略構成図、第３図は実施例装置の動作モードを
示すタイミングｍｌである。 １・・・セル・マトリックス（記憶装置本体）、２・・
Ｉｌｏ・９２７７回路、３・・Ｗ／Ｅ切換え回路、４ａ
、４ｂ〜４ｎ・・・比較回路、５・・書込み信号発生回
路、６・・・消去信号発生回路、７・・・高電圧発生回
路、
Claims (1)
- 記憶データを電気的に書換えｏＪ能な複数の不揮発性半
導体記憶素子からなる記憶装置本体と、この記憶装置本
体の選択された記憶素子に既に書込まれたデータと該記
憶素子に１・込まんとするデータとを比較して該記憶素
子に既に書込まれたデータの書換えの必要性を判定する
手段と、この判定結果に従ってデータの１換えを必要と
する記憶素子に対してのみデータの書込みまたはデータ
の消去を行わしめてデータの書換えを行う手段とを具備
したことを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090583A JPS58208994A (ja) | 1982-05-28 | 1982-05-28 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090583A JPS58208994A (ja) | 1982-05-28 | 1982-05-28 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58208994A true JPS58208994A (ja) | 1983-12-05 |
Family
ID=14002461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090583A Pending JPS58208994A (ja) | 1982-05-28 | 1982-05-28 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58208994A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131485A (ja) * | 1984-11-29 | 1986-06-19 | Res Dev Corp Of Japan | 不揮発性半導体メモリの書込み方法 |
| JPH02116092A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電気的に消去及び書込可能な不揮発性メモリー |
| JPH02260455A (ja) * | 1988-12-15 | 1990-10-23 | Samsung Electron Co Ltd | 電気的に消去及びプログラム可能な半導体メモリ装置及びその消去方法及びそのプログラム方法 |
| JPH0349099A (ja) * | 1989-04-27 | 1991-03-01 | Nec Corp | プログラマブルリードオンリーメモリ |
| JPH03232196A (ja) * | 1990-02-07 | 1991-10-16 | Toshiba Corp | 半導体記憶装置 |
| JP2000257502A (ja) * | 1999-03-05 | 2000-09-19 | Denso Corp | 自動車用電子制御装置 |
| JPWO2015008438A1 (ja) * | 2013-07-17 | 2017-03-02 | パナソニックＩｐマネジメント株式会社 | 不揮発性半導体記憶装置とその書換方法 |
-
1982
- 1982-05-28 JP JP57090583A patent/JPS58208994A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131485A (ja) * | 1984-11-29 | 1986-06-19 | Res Dev Corp Of Japan | 不揮発性半導体メモリの書込み方法 |
| JPH02116092A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電気的に消去及び書込可能な不揮発性メモリー |
| JPH02260455A (ja) * | 1988-12-15 | 1990-10-23 | Samsung Electron Co Ltd | 電気的に消去及びプログラム可能な半導体メモリ装置及びその消去方法及びそのプログラム方法 |
| JPH0349099A (ja) * | 1989-04-27 | 1991-03-01 | Nec Corp | プログラマブルリードオンリーメモリ |
| JPH03232196A (ja) * | 1990-02-07 | 1991-10-16 | Toshiba Corp | 半導体記憶装置 |
| JP2000257502A (ja) * | 1999-03-05 | 2000-09-19 | Denso Corp | 自動車用電子制御装置 |
| JPWO2015008438A1 (ja) * | 2013-07-17 | 2017-03-02 | パナソニックＩｐマネジメント株式会社 | 不揮発性半導体記憶装置とその書換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229345B2 (ja) | 不揮発性ｉｃメモリ | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US8050106B2 (en) | Fast writing non-volatile memory with main and auxiliary memory areas | |
| JP4772214B2 (ja) | 不揮発性記憶装置及びその書き換え制御方法 | |
| KR100645047B1 (ko) | 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법 | |
| KR20060012696A (ko) | 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법. | |
| JPH10161988A (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
| KR100645045B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| JP4289026B2 (ja) | 半導体記憶装置 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2006504202A (ja) | メモリ構造を駆動するための方法 | |
| JPH0945091A (ja) | 不揮発性メモリのデータ書き換え方法 | |
| JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
| JPH0798991A (ja) | 不揮発性半導体記憶装置 | |
| JP2000260188A (ja) | 半導体記憶装置の制御方法および半導体記憶装置 | |
| JPH06202937A (ja) | 不揮発性半導体記憶装置 | |
| CN114664353A (zh) | 非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 | |
| JPS6113319B2 (ja) | ||
| JPH11283379A (ja) | 不揮発性メモリのデータ記憶装置 | |
| JPH11110299A (ja) | マイクロコンピュータ | |
| JPH0935470A (ja) | 不揮発性メモリ集積回路 | |
| JPH11283383A (ja) | 不揮発性メモリのデータ記憶装置 |